JAJSGD2B October   2018  – January 2026 TPS65216

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. ピン構成および機能
  6. 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 代表的特性
  7. 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 ウェークアップ、電源オン、電源オフのシーケンス
        1. 6.3.1.1  電源オン シーケンシング
        2. 6.3.1.2  電源オフ シーケンス
        3. 6.3.1.3  ストローブ 1 とストローブ 2
        4. 6.3.1.4  電源電圧スーパーバイザおよびパワーグッド (PGOOD)
        5. 6.3.1.5  内部 LDO (INT_LDO)
        6. 6.3.1.6  電流制限付き負荷スイッチ
        7. 6.3.1.7  LDO1
        8. 6.3.1.8  UVLO
        9. 6.3.1.9  電源障害コンパレータ
        10. 6.3.1.10 DCDC3 および DCDC4 のパワーアップ時のデフォルト選択
        11. 6.3.1.11 I/O 構成
          1. 6.3.1.11.1 DCDC1 および DCDC2 へのリセット信号としての GPIO2 の使用
        12. 6.3.1.12 プッシュ ボタン入力 (PB)
          1. 6.3.1.12.1 nWAKEUP ピンでの PB Low イベントの信号
          2. 6.3.1.12.2 プッシュ ボタンのリセット
        13. 6.3.1.13 AC_DET 入力 (AC_DET)
        14. 6.3.1.14 割り込みピン (INT)
        15. 6.3.1.15 I2C バス動作
    4. 6.4 デバイスの機能モード
      1. 6.4.1 動作モード
      2. 6.4.2 OFF
      3. 6.4.3 アクティブ
      4. 6.4.4 中断
      5. 6.4.5 リセット
  8. レジスタ マップ
  9. アプリケーションと実装
    1. 8.1 使用上の注意
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 出力フィルタの設計
        2. 8.2.2.2 降圧コンバータ向けインダクタの選定
        3. 8.2.2.3 出力コンデンサの選択
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 サード・パーティ製品に関する免責事項
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 付録:パッケージ オプション
      1. 11.1.1 パッケージ情報
      2. 11.1.2 テープおよびリール情報

電源オフ シーケンス

デフォルトでは、電源オフ シーケンスは電源オン シーケンスの逆順に実行されます。電源オフ シーケンスがトリガされると、STROBE 10 が発生し、STROBE 10 に割り当てられたすべてのレールがシャットダウンされ、その放電回路がイネーブルになります。DLY9 の遅延時間が経過すると、STROBE 9 が発生し、割り当てられたすべてのレールがシャットダウンされ、その放電回路がイネーブルになります。このシーケンスは、すべてのストローブで発生し、すべての DLYx 時間が実行されるまで継続されます。DLYx 時間は 10 倍に延長され、放電に十分な時間を提供することで、シャットダウン中に出力電圧が交差することを防止します。DLYFCTR ビットは、すべてのパワーダウン遅延時間に対してグローバルに適用されます。DLYx および DLYFCTR の設定に関係なく、PMIC は電源オフ シーケンス開始後 500ms で OFF、SUSPEND、または RECOVERY 状態に移行し、次の電源オン シーケンスが開始する前に放電回路が最小 150ms の間イネーブルに維持されるようにします。

電源オフ シーケンスは、次のいずれかのイベントが発生すると実行されます。

  • デバイスは WAIT_PWR_EN 状態で、PB ピンと AC_DET ピンは High、PWR_EN は Low、20s タイマが満了しています。
  • デバイスは ACTIVE 状態であり、PWR_EN ピンは Low にプルされます。
  • デバイスは WAIT_PWR_EN、ACTIVE、または SUSPEND 状態であり、プッシュボタンは 8 秒を超える間 Low に保持されます (TRST = 1b の場合は 15 秒)。
  • デバイスに故障が発生する (OTS、UVLO、PGOOD の障害)。

ACTIVE 状態から SUSPEND 状態に遷移すると、電源オフ シーケンスで制御されていないレールは、ACTIVE 状態であった SUSPEND 状態の同じ ON/OFF 状態を維持します。これにより、SUSPEND 状態のときも、選択した電源レールはパワーアップ状態のままにできます。

OFF または RECOVERY 状態に遷移すると、シーケンサ制御の対象になっていないレールは次のようにシャットダウンされます。

  • DCDC1、DCDC2、DCDC3、DCDC4、および LDO1 は、シーケンサ制御下でない場合 (SEQ = 0b)、電源オフ シーケンスの開始時にシャットダウンされます。
  • LS は、電源オフ シーケンスがトリガされてから 500ms 後、OFF 状態または RECOVERY 状態に移行するマシンの状態としてシャットダウンします。

IN_BIAS の電源電圧が 2.5V を下回ると、デジタル コアがリセットされ、すべての電源レールは瞬時にシャットダウンされ、内部放電回路 (DCDC1-4 および LDO1) によってグランドにプルダウンされます。放電回路がアクティブに維持される時間の長さは、INT_LDO のホールドアップ時間の関数です (詳細については、「内部 LDO (INT_LDO)」を参照)。