JAJSGD2B October 2018 – January 2026 TPS65216
PRODUCTION DATA
デフォルトでは、電源オフ シーケンスは電源オン シーケンスの逆順に実行されます。電源オフ シーケンスがトリガされると、STROBE 10 が発生し、STROBE 10 に割り当てられたすべてのレールがシャットダウンされ、その放電回路がイネーブルになります。DLY9 の遅延時間が経過すると、STROBE 9 が発生し、割り当てられたすべてのレールがシャットダウンされ、その放電回路がイネーブルになります。このシーケンスは、すべてのストローブで発生し、すべての DLYx 時間が実行されるまで継続されます。DLYx 時間は 10 倍に延長され、放電に十分な時間を提供することで、シャットダウン中に出力電圧が交差することを防止します。DLYFCTR ビットは、すべてのパワーダウン遅延時間に対してグローバルに適用されます。DLYx および DLYFCTR の設定に関係なく、PMIC は電源オフ シーケンス開始後 500ms で OFF、SUSPEND、または RECOVERY 状態に移行し、次の電源オン シーケンスが開始する前に放電回路が最小 150ms の間イネーブルに維持されるようにします。
電源オフ シーケンスは、次のいずれかのイベントが発生すると実行されます。
ACTIVE 状態から SUSPEND 状態に遷移すると、電源オフ シーケンスで制御されていないレールは、ACTIVE 状態であった SUSPEND 状態の同じ ON/OFF 状態を維持します。これにより、SUSPEND 状態のときも、選択した電源レールはパワーアップ状態のままにできます。
OFF または RECOVERY 状態に遷移すると、シーケンサ制御の対象になっていないレールは次のようにシャットダウンされます。
IN_BIAS の電源電圧が 2.5V を下回ると、デジタル コアがリセットされ、すべての電源レールは瞬時にシャットダウンされ、内部放電回路 (DCDC1-4 および LDO1) によってグランドにプルダウンされます。放電回路がアクティブに維持される時間の長さは、INT_LDO のホールドアップ時間の関数です (詳細については、「内部 LDO (INT_LDO)」を参照)。