図 8-8 に、適切なレイアウトの原理を示すために使用した LP8866S-Q1 のレイアウトに関する推奨事項を示します。このレイアウトは、可能な場合、実際のアプリケーション レイアウトに適応できます。すべての昇圧部品が互いに近接し、チップに近い場所にあることが重要です。大電流パターンは十分に広くする必要があります。VDD はできる限りノイズのない状態にする必要があります。VDD バイパス コンデンサを VDD ピンと GND ピンの近くに配置します。チャージ ポンプ コンデンサ、昇圧入力コンデンサ、昇圧出力コンデンサは、GND に最も近いビアを配置する必要があります。チャージ ポンプ コンデンサは、デバイスの近くに配置します。PCB レイアウト設計のガイドとしての主なポイントは次のとおりです。
- 電流ループを最小化する必要があります。
- 低周波では、昇圧部品をできるだけ近くに配置することで、電流ループを最小限に抑えることができます。電流ループのサイズを最小限に抑えるため、入力および出力コンデンサのグランドは互いに近くに配置する必要があります。
- 電流パターンの下でグランド プレーンをそのままにすることで、高周波数の電流ループを最小限に抑えることができます。高周波のリターン電流は、インピーダンスが最小の配線に追従します。これは、必ずしも最短のパスであるとは限らず、ループ面積が最小の経路です。グランド プレーンの下にグランド プレーンがそのまま残っている場合、グランド プレーン内の正の電流配線のすぐ下にリターン電流が流れるときに、最小ループ面積が形成されます。
- 高周波では、銅の面積の静電容量を考慮する必要があります。たとえば、昇圧 N-MOSFET のドレインの銅の面積は、部品の容量と冷却容量の間のトレードオフです。
- 高周波で可能な限り短い帰路と最小の電流ループを実現するために、大電流の昇圧パターンの下に GND プレーンを真っ直ぐにする必要があります。
- 昇圧出力電圧 (VOUT) をダイオードのカソードから直接ではなく、出力コンデンサの後の LED、FB ピン、放電ピンに配線します。
- FB ネットワークは、昇圧出力の近くではなく、FB ピンのできるだけ近くに配置する必要があります
- 小さなバイパス コンデンサ (TI では 39pF コンデンサを推奨) を FB ピンと GND の近くに配置して、高周波ノイズを抑制します
- 高周波リップルがチップの動作に影響を及ぼすのを防止するため、VDD ラインは大電流電源パスから昇圧コンバータへ分離する必要があります。
- チャージ ポンプ出力 CPUMP に接続されるコンデンサは 10µF の容量を持つことが推奨されています。このコンデンサを、CPUMP ピンにできるだけ近い場所に配置する必要があります。このコンデンサにより、ゲート ドライバに大きなピーク電流が供給されるため、チャージ ポンプがディスエーブルでも使用する必要があります。チャージ ポンプがディスエーブルの場合、VDD ピンと CPUMP ピンを互いに接続する必要があります。
- 入力および出力コンデンサは、低インピーダンスのグランドを必要とします (広いパターンで、GND プレーンへの多くのビアを持つ)。
- 入力 / 出力セラミック コンデンサには DC バイアス効果があります。出力キャパシタンスが小さすぎると、特定の負荷条件で昇圧が不安定になる可能性があります。DC バイアス特性は、部品メーカーから入手する必要があります。DC バイアスは部品の許容誤差には考慮されていません。