JAJSJN5C December   2020  – February 2026 LMK1D1204 , LMK1D1208

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
    1. 4.1 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 フェイルセーフ入力およびヒステリシス
      2. 8.3.2 入力マルチプレクサ
    4. 8.4 デバイスの機能モード
      1. 8.4.1 LVDS 出力の終端
      2. 8.4.2 入力の終端
  10. 9 アプリケーションと実装
    1. 9.1 使用上の注意
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

8.4.2 入力の終端

LMK1D120x の入力段は、さまざまな信号タイプでデバイスを駆動できるように、柔軟性を考慮して設計されています。このデバイスは、LVDS、LVPECL、LP-HCSL、HCSL、CML、LVCMOS のいずれかのドライバとインターフェイス可能です。詳細については、「電気的特性」を参照してください。

LVDS ドライバは、図 8-3 および図 8-4 に示すように、それぞれ DC 結合および AC 結合の LMK1D120x 入力に接続できます。

LMK1D1204 LMK1D1208 LMK1D120x 入力に接続された LVDS クロック ドライバ (DC 結合) 図 8-3 LMK1D120x 入力に接続された LVDS クロック ドライバ (DC 結合)
LMK1D1204 LMK1D1208 LMK1D120x 入力に接続された LVDS クロック ドライバ (AC 結合) 図 8-4 LMK1D120x 入力に接続された LVDS クロック ドライバ (AC 結合)

図 8-5 に、LVPECL 入力を LMK1D120x に接続する方法を示します。LVPECL 信号スイングが 1.6VPP を超える場合、信号スイングを低減するために、直列抵抗が必要です。

LMK1D1204 LMK1D1208 LMK1D120x 入力に接続された LVPECL クロック ドライバ 図 8-5 LMK1D120x 入力に接続された LVPECL クロック ドライバ

図 8-6 に、LVCMOS クロック入力を LMK1D120x直接結合する方法を示します。

LMK1D1204 LMK1D1208 LMK1D120x 入力に接続された 1.8V/2.5V/3.3V LVCMOS クロック ドライバ 図 8-6 LMK1D120x 入力に接続された 1.8V/2.5V/3.3V LVCMOS クロック ドライバ

不使用の入力では、1kΩ の抵抗を使用して両方の入力ピン (INP、INN) をグランディングすることを推奨します。