LMK1D1208
- 2 入力、4 出力 (2:4) または 8出力 (2:8) の高性能 LVDS クロック バッファ ファミリ
- 変調周波数 (最大 2GHz)
- 電源電圧：1.71V ～ 3.465V
- 小さい付加ジッタ：156.25MHz 時、12kHz ～ 20MHz の範囲で最大 60fs RMS 未満
-
非常に小さい位相ノイズ フロア：–164dBc/Hz (標準値)
-
-
非常に小さい伝搬遅延：最大 575ps 未満
-
出力スキュー：最大 20ps
- ユニバーサル入力は LVDS、LVPECL、LVCMOS、HCSL、CML の信号レベルを受け入れ可能
- LVDS リファレンス電圧 VAC_REF は、容量性結合入力に使用可能
- 産業用温度範囲：-40℃ ～ 105℃
- パッケージ：
-
LMK1D1204：3mm × 3mm の 16 ピン VQFN (RGT)
-
LMK1D1208：5mm × 5mm の 28 ピン VQFN (RHD)
-
LMK1D120x クロック バッファは、2 つの選択可能クロック入力 (IN0 および IN1) のいずれか 1 つを 4 ペアまたは 8 ペアの差動 LVDS クロック出力 (OUT0 ～ OUT7) に分配します。このとき、クロック分配のスキューを最小限に抑えます。LMK1D12xx ファミリは、入力マルチプレクサに 2 つのクロック源を接続できます。入力は LVDS、LVPECL、HCSL、CML、LVCMOS のいずれかに対応可能です。
LMK1D12xx は、50Ω の伝送経路の駆動に特化して設計されています。シングルエンド モードで入力を駆動する場合には、図 8-6 に示す適切なバイアス電圧を未使用の負入力ピンに印加する必要があります。
IN_SEL ピンは、どの入力を出力に転送するかを選択します。このピンがオープンのままの場合、出力はディスエーブルになります (ロジック "LOW")。このデバイスは、フェイルセーフ機能をサポートしています。さらに、このデバイスは入力ヒステリシスを備えており、入力信号が存在しないときに出力がランダムに発振することを防止します。
このデバイスは、1.8V、2.5V、または 3.3V の電源電圧環境で動作し、-40℃ ～ 105℃ (周囲温度) で仕様が規定されています。LMK1D12xx のパッケージ バリアントを以下の表に示します。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | LMK1D120x 低付加ジッタ LVDS バッファ データシート (Rev. C 翻訳版) | PDF | HTML | 最新英語版 (Rev.B) | PDF | HTML | 2026/03/10 |
| アプリケーション・ノート | Sine to Square Wave Conversion Using Clock Buffers | PDF | HTML | 2024/09/03 | |||
| 証明書 | LMK1D1208EVM EU Declaration of Conformity (DoC) | PDF | HTML | 2021/08/10 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMK1D1208EVM — LMK1D1208 低ジッタ、2:8、LVDS ファンアウト バッファの評価基板
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RHD) | 28 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。