JAJSNB2E November   2021  – February 2026 AWR2944

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
    1. 3.1 機能ブロック図
  5. 4 デバイスの比較
    1. 4.1 関連製品
  6. 5 ピン構成および機能
    1. 5.1 ピン配置図
    2. 5.2 ピン属性
    3. 5.3 信号の説明 - デジタル
    4. 5.4 信号の説明 - アナログ
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  電源投入時間 (POH)
    4. 6.4  推奨動作条件
    5. 6.5  ワンタイム プログラマブル (OTP) eFuse の VPP 仕様
      1. 6.5.1 OTP eFuse プログラミングの推奨動作条件
      2. 6.5.2 ハードウェア要件
      3. 6.5.3 ハードウェア保証への影響
    6. 6.6  電源仕様
    7. 6.7  消費電力の概略
    8. 6.8  RF の仕様
    9. 6.9  熱抵抗特性
    10. 6.10 電源シーケンスおよびリセット タイミング
    11. 6.11 入力クロックおよび発振器
      1. 6.11.1 クロック仕様
    12. 6.12 ペリフェラル情報
      1. 6.12.1  QSPI フラッシュ メモリ ペリフェラル
        1. 6.12.1.1 QSPI のタイミング条件
        2. 6.12.1.2 QSPI のタイミング要件 #GUID-CD30070D-F132-4A2C-92CD-5AA96AE70B94/GUID-97D19708-D87E-443B-9ADF-1760CFEF6F4C #GUID-CD30070D-F132-4A2C-92CD-5AA96AE70B94/GUID-0A61EEC9-2B95-4C27-B219-18D27C8F9430
        3. 6.12.1.3 QSPI のスイッチング特性 #GUID-20B35D26-AFE6-451C-B9E9-B3F2FA08097C/T4362547-64 #GUID-20B35D26-AFE6-451C-B9E9-B3F2FA08097C/T4362547-65
      2. 6.12.2  マルチバッファ付き / 標準シリアル ペリフェラル インターフェイス (MibSPI)
        1. 6.12.2.1 MibSPI ペリフェラルの説明
        2. 6.12.2.2 MibSPI 送信および受信 RAM の構成
          1. 6.12.2.2.1 SPI のタイミング条件
          2. 6.12.2.2.2 SPI コントローラ モードのスイッチング パラメータ (クロック位相 = 0、SPICLK = 出力、SPISIMO = 出力、SPISOMI = 入力) #GUID-20BA2ACF-4FC2-43F6-960F-1A4CA56E65A6/T4362547-236 #GUID-20BA2ACF-4FC2-43F6-960F-1A4CA56E65A6/T4362547-237 #GUID-20BA2ACF-4FC2-43F6-960F-1A4CA56E65A6/T4362547-238
          3. 6.12.2.2.3 SPI コントローラ モードのスイッチング パラメータ (クロック位相 = 1、SPICLK = 出力、SPISIMO = 出力、SPISOMI = 入力) #GUID-517E5284-3345-461F-B07F-EB95741B1272/T4362547-244 #GUID-517E5284-3345-461F-B07F-EB95741B1272/T4362547-245 #GUID-517E5284-3345-461F-B07F-EB95741B1272/T4362547-246
        3. 6.12.2.3 SPI ペリフェラル モードの I/O タイミング
          1. 6.12.2.3.1 SPI ペリフェラル モードのスイッチング パラメータ (SPICLK = 入力、SPISIMO = 入力、 SPISOMI = 出力) #GUID-5C88F9F6-787B-49E2-984F-02158AB0C326/T4362547-70 #GUID-5C88F9F6-787B-49E2-984F-02158AB0C326/T4362547-71 #GUID-5C88F9F6-787B-49E2-984F-02158AB0C326/T4362547-73
      3. 6.12.3  イーサネット スイッチ (RGMII/RMII/MII) ペリフェラル
        1. 6.12.3.1  RGMII のタイミング条件
        2. 6.12.3.2  RGMII 送信クロックのスイッチング特性
        3. 6.12.3.3  RGMII の送信データおよび制御のスイッチング特性
        4. 6.12.3.4  RGMII 受信クロックのタイミング要件
        5. 6.12.3.5  RGMII 受信データおよび制御のタイミング要件
        6. 6.12.3.6  RMII 送信クロックのスイッチング特性
        7. 6.12.3.7  RMII の送信データおよび制御のスイッチング特性
        8. 6.12.3.8  RMII 受信クロックのタイミング要件
        9. 6.12.3.9  RMII 受信データおよび制御のタイミング要件
        10. 6.12.3.10 MII 送信のスイッチング特性
        11. 6.12.3.11 MII 受信クロックのタイミング要件
        12. 6.12.3.12 MII 受信のタイミング要件
        13. 6.12.3.13 MII 送信クロックのタイミング要件
        14. 6.12.3.14 MDIO インターフェイスのタイミング
      4. 6.12.4  LVDS/Aurora 計測および測定ペリフェラル
        1. 6.12.4.1 LVDS インターフェイスの構成
        2. 6.12.4.2 LVDS インターフェイスのタイミング
      5. 6.12.5  UART ペリフェラル
        1. 6.12.5.1 SCI のタイミング要件
      6. 6.12.6  I2C (Inter-Integrated Circuit Interface)
        1. 6.12.6.1 I2C のタイミング要件 #GUID-437677C7-D935-4733-A64D-553EFECA73F7/T4362547-185
      7. 6.12.7  コントローラ エリア ネットワーク - フレキシブル データ レート (CAN-FD)
        1. 6.12.7.1 CAN-FD TX ピンおよび RX ピンの動的特性
      8. 6.12.8  CSI2 レシーバ ペリフェラル
        1. 6.12.8.1 CSI2 のスイッチング特性
      9. 6.12.9  拡張パルス幅変調器 (ePWM)
      10. 6.12.10 汎用入出力 (General-Purpose Input/Output)
        1. 6.12.10.1 出力タイミングに対する負荷容量の変化によるスイッチング特性 (CL) #GUID-46919170-3C9C-440C-879B-A7700B77517D/T4362547-45 #GUID-46919170-3C9C-440C-879B-A7700B77517D/T4362547-50
    13. 6.13 エミュレーションおよびデバッグ
      1. 6.13.1 エミュレーションおよびデバッグの説明
      2. 6.13.2 JTAG インターフェイス
        1. 6.13.2.1 IEEE 1149.1 JTAG のタイミング要件
        2. 6.13.2.2 IEEE 1149.1 JTAG のスイッチング特性
      3. 6.13.3 ETM トレース インターフェイス
        1. 6.13.3.1 ETM TRACE のタイミング要件
        2. 6.13.3.2 ETM TRACE のスイッチング特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 サブシステム
      1. 7.3.1 RF およびアナログ サブシステム
        1. 7.3.1.1 RF クロック サブシステム
        2. 7.3.1.2 送信サブシステム
        3. 7.3.1.3 受信サブシステム
      2. 7.3.2 プロセッサ サブシステム
      3. 7.3.3 車載インターフェイス
    4. 7.4 その他のサブシステム
      1. 7.4.1 ハードウェア アクセラレータ サブシステム
      2. 7.4.2 セキュリティ – ハードウェア セキュリティ モジュール
      3. 7.4.3 ユーザー アプリケーション向け ADC チャネル (サービス)
  9. 8 監視と診断
    1. 8.1 監視と診断のメカニズム
  10. 9 アプリケーション、実装、およびレイアウト
    1. 9.1 使用上の注意
    2. 9.2 短距離および中距離レーダー
    3. 9.3 リファレンス回路図
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイス サポート
    2. 10.2 デバイスの命名規則
    3. 10.3 ツールとソフトウェア
    4. 10.4 ドキュメントのサポート
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 ドキュメントの更新通知を受け取る方法
    8. 10.8 静電気放電に関する注意事項
    9. 10.9 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

5.3 信号の説明 - デジタル

注: 本デバイスのすべてのデジタル IO ピン (NERROR_OUT、WARM_RESET を除く) フェイルセーフではないので、VIO 電源が本デバイスに供給されていない状態において、これらの IO ピンが外部から駆動されないように注意する必要があります。
注: 電源ランプ時の GPIO 状態は保証されません。GPIO の状態が重要なアプリケーションで GPIO を使用する場合には、NRESET が Low であるときにも、トライステート バッファを使用して GPIO 出力をレーダー デバイスから分離し、プル抵抗を使って、アプリケーションで必要な状態を確定する必要があります。レーダー デバイスへの NRESET 信号は、トライステート バッファの出力イネーブル (OE) を制御するために使用できます。
注: ROM ブートローダーは、フラッシュ書き込みに B16 (MSS_UARTA_RX) および C16 (MSS_UARTA_TX) ピンのみを使用します。モジュールを構築する際は、これらのピンを使用することを推奨します。
注: LVDS および Aurora インターフェイスは、デバッグおよび開発目的での使用を想定しており、量産用途には対応していません。
表 5-1 信号の説明 - デジタル
機能信号名ピンの種類説明ピン番号
SPI インターフェイスMSS_MIBSPIA_CLKIOSPI チャネル A - クロックT16
MSS_MIBSPIA_MOSIIOSPI チャンネル A - コントローラ出力 / 周辺装置入力U15
MSS_MIBSPIA_MISOIOSPI チャンネル A - コントローラ入力 / 周辺装置出力U16
MSS_MIBSPIA_CS0IOSPI チャネル A チップ セレクトT15
MSS_MIBSPIA_HOSTIRQOSPI 経由で通信中の外部ホストへの帯域外割り込みV16、V17
MSS_MIBSPIB_CLK(1)IOSPI チャネル B - クロックT13、R10
MSS_MIBSPIB_MOSI(1)IOSPI チャネル B - コントローラ出力 / 周辺装置入力V12、V11
MSS_MIBSPIB_MISO(1)IOSPI チャネル B - コントローラ入力 / 周辺装置出力U13、U11
MSS_MIBSPIB_CS0IOSPI チャネル B チップ セレクト (インスタンス ID 0)U14、U12
MSS_MIBSPIB_CS1IOSPI チャネル B チップ セレクト (インスタンス ID 1)V16、A16、R14
MSS_MIBSPIB_CS2IOSPI チャネル B チップ セレクト (インスタンス ID 2)A16、V11、R14、V17
CAN-FDMSS_MCANA_RXICAN-FD A (MCAN) 受信信号T13、R12、C14、F16、D16
MSS_MCANA_TXOCAN-FD A (MCAN) 送信信号U14、T11、C12、E17、D17
MSS_MCANB_RXICAN-FD B (MCAN) 受信信号V12、A17
MSS_MCANB_TXOCAN-FD B (MCAN) 送信信号U13、B17
UART (MSS)MSS_UARTA_RXIOメイン サブシステム - UART A 受信

(フラッシュ プログラミング用)

T13、D13、F16、P17、B16、A15
MSS_UARTA_TXIOメイン サブシステム - UART A 送信 (フラッシュ プログラミング用)U14、D15、E17、U17、C16、B14、A14
MSS_UARTB_TXIOメイン サブシステム - UART B 受信T13、U14、C12、D15、G15、E17、L15、U4、B16、A14
MSS_UARTB_RXIOメイン サブシステム - UART B 送信R17、F16、T7、C16
シリアル フラッシュ向け QSPIMSS_QSPI_0IOQSPI データ ライン #0 (シリアル データ フラッシュと使用)U11
MSS_QSPI_1IQSPI データ ライン #1 (シリアル データ フラッシュと使用)V11
MSS_QSPI_2IQSPI データ ライン #2 (シリアル データ フラッシュと使用)T11
MSS_QSPI_3IQSPI データ ライン #3 (シリアル データ フラッシュと使用)R12
MSS_QSPI_CLKIOQSPI クロック (シリアル データ フラッシュと使用)R10
MSS_QSPI_CSOQSPI チップ セレクト (シリアル データ フラッシュと使用)U12
I2C インターフェイスMSS_I2CA_SDAIOI2C クロックV12、E17、U17、R8
MSS_I2CA_SCLIOI2C データU13、F16、P17、U9
RS232 UARTMSS_RS232_RXIOデバッグ UART (バス コントローラとして動作) - 受信信号F16
MSS_RS232_TXIOデバッグ UART (バス コントローラとして動作) - 送信信号E17
PWM モジュールMSS_EPWMA0OPWM モジュール 1 - 出力 A0V12、R15、E17、E15、B17、R6
MSS_EPWMA1OPWM モジュール 1 - 出力 A1B15、T17、E17、C18、A17、U8
MSS_EPWMA_SYNCIIPWM モジュール 1 - 同期入力A16、D17
MSS_EPWMA_SYNCOOPWM モジュール 1 - 同期出力D16
MSS_EPWMB0OPWM モジュール 2 - 出力 B0B15、U13、T17、R14、F16、E17、B17、C17、T7
MSS_EPWMB1OPWM モジュール 2 - 出力 B1R14、F16、A17、R8
MSS_EPWMB_SYNCIIPWM モジュール 2 - 同期入力T18、A14
MSS_EPWMB_SYNCOOPWM モジュール 2 - 同期出力P16
MSS_EPWMC0OPWM モジュール 3 - 出力 C0T13、F16、E15、C17、U4
MSS_EPWMC1OPWM モジュール 3 - 出力 C1C18、U9
MSS_EPWMC_SYNCIIPWM モジュール 3 - 同期入力P17
MSS_EPWMC_SYNCOOPWM モジュール 3 - 同期出力N15
MSS_EPWM_TZ0IPWM モジュール トリップ信号 0G15、J15
MSS_EPWM_TZ1IPWM モジュール トリップ信号 1A16、M16
MSS_EPWM_TZ2IPWM モジュール トリップ信号 2B15、L15
RGMII/RMII/MII イーサネットMSS_MII_COLI

MSS イーサネット MII 衝突検出

U8
MSS_MII_CRSI

MSS イーサネット MII キャリア センス

R8
MSS_MII_RXERIMSS イーサネット MII 受信エラーU9
MSS_MII_TXENOMSS イーサネット MII 送信イネーブルR6
MSS_MII_RXDVI

MSS イーサネット MII 受信データ有効

T7
MSS_MII_TXD3OMSS イーサネット MII 送信データ 3U4
MSS_MII_TXD2OMSS イーサネット MII 送信データ 2U6
MSS_MII_TXD1OMSS イーサネット MII 送信データ 1U5
MSS_MII_TXD0OMSS イーサネット MII 送信データ 0U7
MSS_MII_TXCLKIMSS イーサネット MII 送信クロックV3
MSS_MII_RXCLKIMSS イーサネット MII 受信クロックT9
MSS_MII_RXD3IMSS イーサネット MII 受信データ 3U10
MSS_MII_RXD2IMSS イーサネット MII 受信データ 2V5
MSS_MII_RXD1IMSS イーサネット MII 受信データ 1V4
MSS_MII_RXD0IMSS イーサネット MII 受信データ 0V6
MSS_RMII_REFCLKIOMSS イーサネット RMII クロック入力U8、T9
MSS_RMII_CRS_DVI

MSS イーサネット RMII キャリア センス/受信

データ有効

R8、T7
MSS_RMII_RXERIMSS イーサネット RMII 受信エラーU9
MSS_RMII_TXENOMSS イーサネット RMII 送信イネーブルR6
MSS_RMII_TXD1OMSS イーサネット RMII 送信データ 1U5
MSS_RMII_TXD0OMSS イーサネット RMII 送信データ 0U7
MSS_RMII_RXD1IMSS イーサネット MII 受信データ 1V4
MSS_RMII_RXD0IMSS イーサネット MII 受信データ 0V6
MSS_RGMII_TCTLOMSS イーサネット RGMII 送信制御R6
MSS_RGMII_RCTLIMSS イーサネット RGMII 受信制御T7
MSS_RGMII_TD3OMSS イーサネット RGMII 送信データ 3U4
MSS_RGMII_TD2OMSS イーサネット RGMII 送信データ 2U6
MSS_RGMII_TD1OMSS イーサネット RGMII 送信データ 1U5
MSS_RGMII_TD0OMSS イーサネット RGMII 送信データ 0U7
MSS_RGMII_TCLKOMSS イーサネット RGMII 送信クロックV3
MSS_RGMII_RCLKIMSS イーサネット RGMII 受信クロックT9
MSS_RGMII_RD3IMSS イーサネット RGMII 受信データ 3U10
MSS_RGMII_RD2IMSS イーサネット RGMII 受信データ 2V5
MSS_RGMII_RD1IMSS イーサネット RGMII 受信データ 1V4
MSS_RGMII_RD0IMSS イーサネット RGMII 受信データ 0V6
MSS_MDIO_DATAIOMSS イーサネット管理データの入出力データT5
MSS_MDIO_CLKOMSS イーサネット管理データの入出力クロックR4
MSS_CPTS0_TS_SYNCOイーサネット タイムスタンプ同期出力B16
MSS_CPTS0_HW2TSPUSHIイーサネット ハードウェア タイムスタンプ入力ピンC16
MSS_CPTS0_HW1TSPUSHIA15
トレース信号TRACE_DATA_0Oデバッグ トレース出力 - データ ラインU17
TRACE_DATA_1Oデバッグ トレース出力 - データ ラインP17
TRACE_DATA_2Oデバッグ トレース出力 - データ ラインT18
TRACE_DATA_3Oデバッグ トレース出力 - データ ラインN15
TRACE_DATA_4Oデバッグ トレース出力 - データ ラインP16
TRACE_DATA_5Oデバッグ トレース出力 - データ ラインL15
TRACE_DATA_6Oデバッグ トレース出力 - データ ラインM16
TRACE_DATA_7Oデバッグ トレース出力 - データ ラインJ15
TRACE_DATA_8Oデバッグ トレース出力 - データ ラインD17
TRACE_DATA_9Oデバッグ トレース出力 - データ ラインD16
TRACE_DATA_10Oデバッグ トレース出力 - データ ラインE15
TRACE_DATA_11Oデバッグ トレース出力 - データ ラインC18
TRACE_DATA_12Oデバッグ トレース出力 - データ ラインB17
TRACE_DATA_13Oデバッグ トレース出力 - データ ラインA17
TRACE_DATA_14Oデバッグ トレース出力 - データ ラインC17
TRACE_CLKOデバッグ トレース出力 - クロックR15
TRACE_CTLOデバッグ トレース出力 - 制御T17
DMM インターフェイスDMM0Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインU17
DMM1Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインP17
DMM2Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインT18
DMM3Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインN15
DMM4Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインP16
DMM5Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインL15
DMM6Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインM16
DMM7Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインJ15
DMM8Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインD17
DMM9Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインD16
DMM10Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインE15
DMM11Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインC18
DMM12Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインB17
DMM13Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインA17
DMM14Iデバッグ インターフェイス (ハードウェア イン ループ) - データ ラインC17
DMM_CLKIデバッグ インターフェイス (ハードウェア イン ループ) - クロックR15
DMM_SYNCIデバッグ インターフェイス (ハードウェア イン ループ) - 同期T17
DMM_MUX_INIデバッグ インターフェイス (ハードウェア イン ループ) DMM1 と DMM2 の間でのマルチプレクサ選択 (2 インスタンス)A16、R17、R14
NDMM_ENOデバッグ インターフェイス (ハードウェア イン ループ) イネーブル - アクティブ Low 信号D15、E17
汎用 I/OMSS_GPIO_0IO汎用 I/OB15、P17、U15、A14
MSS_GPIO_1IO汎用 I/OA16、T18、U16、B13
MSS_GPIO_2IO汎用 I/OG15、N15、T16、V17、D11
MSS_GPIO_3IO汎用 I/OP16、T15
MSS_GPIO_4IO汎用 I/OU14、L15、V17
MSS_GPIO_5IO汎用 I/OT13、M16
MSS_GPIO_6IO汎用 I/OU12、J15
MSS_GPIO_7IO汎用 I/OR10、D17
MSS_GPIO_8IO汎用 I/OU11、T18、D16、V17、B16、B13
MSS_GPIO_9IO汎用 I/OV11、N15、E15、C16、D11
MSS_GPIO_10IO汎用 I/OT11、M16、C18、A15
MSS_GPIO_11IO汎用 I/OR12、J15、B17、B14
MSS_GPIO_12IO汎用 I/OV16、A17、B16
MSS_GPIO_13IO汎用 I/OB15、C17、C16
MSS_GPIO_14IO汎用 I/OE17、A15
MSS_GPIO_15IO汎用 I/OF16、B14
MSS_GPIO_16IO汎用 I/OA16
MSS_GPIO_17IO汎用 I/OC12、C17、U8
MSS_GPIO_18IO汎用 I/OC14、A17、R8
MSS_GPIO_19IO汎用 I/OB17、U9
MSS_GPIO_20IO汎用 I/OC18、R6
MSS_GPIO_21IO汎用 I/OV12、E15、T7
MSS_GPIO_22IO汎用 I/OU13、D16、U4
MSS_GPIO_23IO汎用 I/OD13、D17、U6
MSS_GPIO_24IO汎用 I/OD15、J15、U5
MSS_GPIO_25IO汎用 I/OR15、M16、U7
MSS_GPIO_26IO汎用 I/OG15、L15、V3
MSS_GPIO_27IO汎用 I/OT17、P16、T9
MSS_GPIO_28IO汎用 I/OR17、N15、U10
MSS_GPIO_29IO汎用 I/OR14、T18、V5、D11
MSS_GPIO_30IO汎用 I/OP17、V4、T5、B13
MSS_GPIO_31IO汎用 I/OU17、V6、R4、A14
UART (DSS)DSS_UARTA_TXIOデバッグ UART 送信 [DSP]U13、R10、J15、B16、A15、A14
DSS_UARTA_RXIOデバッグ UART 受信 [DSP]D13、R17、C16、B14
チャープ/フレーム信号ADC_VALIDOHigh のとき、有効な ADC サンプルを示しますV16、T11、R12、R17
CHIRP_STARTO各チャープの開始を示すパルス信号G15、T17
CHIRP_ENDO各チャープの終了を示すパルス信号G15、T17
FRAME_STARTO各フレームの開始を示すパルス信号R15、G15、T17
LVDS_VALIDLVDS_VALIDOHigh のとき、有効な LVDS データを示しますA16、R15、G15、T17、R14、E17、A14
外部クロック出力MCU_CLKOUTO外部 MCU またはプロセッサに供給されるプログラマブル クロックR15、B13
PMIC_CLKOUTOPMIC 向けのデバイスからの出力クロックB15、G15、T17、D11
システムの同期SYNC_INI低周波数同期信号入力R17
SYNC_OUTO低周波数同期信号出力A16、G15、R17、R14
クロック出力OBS_CLKOUTO観測クロック出力R15、T17
RCOSC_CLKO内部 RCOSC クロック出力R14
リファレンス クロックXREF_CLK0I外部基準入力クロック 0B13
XREF_CLK1I外部基準入力クロック 1D11
JTAGTCKIJTAG テスト クロックC12
TMSIOJTAG テスト モード信号C14
TDIIJTAG テスト データ入力D13
TDOOJTAG テスト データ出力D15
UART (BSS)BSS_UARTA_TXOデバッグ UART 送信 [レーダー ブロック]A16、T13、U14、C14、D15、F16、E17、M16
BSS_UARTA_RXIデバッグ UART 受信 [レーダー ブロック]C12、R15
リセットWARM_RESETIOオープン ドレインのフェイルセーフ ウォーム リセット信号。診断用として PMIC から駆動するか、または、デバイスがリセット中であることを示すステータス信号として使用できます。B12
安全NERROR_OUTOオープン ドレインのフェイルセーフ出力信号。非常に重大なフォルトが発生していることを示すために、PMIC / プロセッサ / MCU に接続されています。復帰にはリセットが必要です。C11
センス オン パワーSOP[0]ISOP ピンは外部から駆動され (弱い駆動)、ミリ波デバイスはブートアップ時にこれらのピンの状態を検出して、ブートアップ モードを決定します。ブート後は、同じピンが他の機能を持つようになります。
  • [SOP2 SOP1 SOP0] = [0 0 1] -> 機能 QSPI 負荷モード
  • [SOP2 SOP1 SOP0] = [1 0 1]-> UART 負荷モード
  • [SOP2 SOP1 SOP0] = [0 1 1]-> デバッグおよび開発モード
以下の SOP ピンの構成により、基準水晶発振子の周波数が決定されます
  • [SOP4 SOP3] = [0 0] -> 40MHz
D15
SOP[1]IR14
SOP[2]IT17
SOP[3]IA14
SOP[4]IC16
CSI2 RXCSI2_RX0M0ICSI2.0 レシーバ #1、負の極性、レーン 0N18
CSI2_RX0P0ICSI2.0 レシーバ #1、正の極性、レーン 0N17
CSI2_RX0CLKMICSI2.0レシーバ #1、クロック入力、負の極性L18
CSI2_RX0CLKPICSI2.0 レシーバ #1、クロック入力、正の極性L17
CSI2_RX0M1ICSI2.0 レシーバ #1、負の極性のレーン 1M18
CSI2_RX0P1ICSI2.0 レシーバ #1、正の極性のレーン 1M17
Aurora 向け LVDSLVDS_TXM0OLVDS/Auroraトランスミッタ、データ出力、レーン 0F18
LVDS_TXP0OF17
LVDS_TXM2_CLKMOLVDS クロック、Aurora データ出力 - レーン 2G18
LVDS_TXP2_CLKPOG17
LVDS_TXM3_FRCLKMOLVDS フレーム クロック、Aurora データ出力 - レーン 3H18
LVDS_TXP3_FRCLKPOH17
LVDS_TXM1OLVDS/Auroraトランスミッタ、データ出力、レーン 1J18
LVDS_TXP1OJ17
(1) SPI タイミングを満たすため、MSS_MIBSPIB_MOSI = V12、MSS_MIBSPIB_MISO = U13 の状態で、MSS_MIBSPIB_CLK = T13 を使用することを推奨します。同じことが、もう 1 つの MSS_MIBSPIB_CLK = R10、つまり MSS_MIBSPIB_MOSI = V11、MSS_MIBSPIB_MISO = U11 の場合も当てはまります