JAJSNB2E November   2021  – February 2026 AWR2944

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
    1. 3.1 機能ブロック図
  5. 4 デバイスの比較
    1. 4.1 関連製品
  6. 5 ピン構成および機能
    1. 5.1 ピン配置図
    2. 5.2 ピン属性
    3. 5.3 信号の説明 - デジタル
    4. 5.4 信号の説明 - アナログ
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  電源投入時間 (POH)
    4. 6.4  推奨動作条件
    5. 6.5  ワンタイム プログラマブル (OTP) eFuse の VPP 仕様
      1. 6.5.1 OTP eFuse プログラミングの推奨動作条件
      2. 6.5.2 ハードウェア要件
      3. 6.5.3 ハードウェア保証への影響
    6. 6.6  電源仕様
    7. 6.7  消費電力の概略
    8. 6.8  RF の仕様
    9. 6.9  熱抵抗特性
    10. 6.10 電源シーケンスおよびリセット タイミング
    11. 6.11 入力クロックおよび発振器
      1. 6.11.1 クロック仕様
    12. 6.12 ペリフェラル情報
      1. 6.12.1  QSPI フラッシュ メモリ ペリフェラル
        1. 6.12.1.1 QSPI のタイミング条件
        2. 6.12.1.2 QSPI のタイミング要件 #GUID-CD30070D-F132-4A2C-92CD-5AA96AE70B94/GUID-97D19708-D87E-443B-9ADF-1760CFEF6F4C #GUID-CD30070D-F132-4A2C-92CD-5AA96AE70B94/GUID-0A61EEC9-2B95-4C27-B219-18D27C8F9430
        3. 6.12.1.3 QSPI のスイッチング特性 #GUID-20B35D26-AFE6-451C-B9E9-B3F2FA08097C/T4362547-64 #GUID-20B35D26-AFE6-451C-B9E9-B3F2FA08097C/T4362547-65
      2. 6.12.2  マルチバッファ付き / 標準シリアル ペリフェラル インターフェイス (MibSPI)
        1. 6.12.2.1 MibSPI ペリフェラルの説明
        2. 6.12.2.2 MibSPI 送信および受信 RAM の構成
          1. 6.12.2.2.1 SPI のタイミング条件
          2. 6.12.2.2.2 SPI コントローラ モードのスイッチング パラメータ (クロック位相 = 0、SPICLK = 出力、SPISIMO = 出力、SPISOMI = 入力) #GUID-20BA2ACF-4FC2-43F6-960F-1A4CA56E65A6/T4362547-236 #GUID-20BA2ACF-4FC2-43F6-960F-1A4CA56E65A6/T4362547-237 #GUID-20BA2ACF-4FC2-43F6-960F-1A4CA56E65A6/T4362547-238
          3. 6.12.2.2.3 SPI コントローラ モードのスイッチング パラメータ (クロック位相 = 1、SPICLK = 出力、SPISIMO = 出力、SPISOMI = 入力) #GUID-517E5284-3345-461F-B07F-EB95741B1272/T4362547-244 #GUID-517E5284-3345-461F-B07F-EB95741B1272/T4362547-245 #GUID-517E5284-3345-461F-B07F-EB95741B1272/T4362547-246
        3. 6.12.2.3 SPI ペリフェラル モードの I/O タイミング
          1. 6.12.2.3.1 SPI ペリフェラル モードのスイッチング パラメータ (SPICLK = 入力、SPISIMO = 入力、 SPISOMI = 出力) #GUID-5C88F9F6-787B-49E2-984F-02158AB0C326/T4362547-70 #GUID-5C88F9F6-787B-49E2-984F-02158AB0C326/T4362547-71 #GUID-5C88F9F6-787B-49E2-984F-02158AB0C326/T4362547-73
      3. 6.12.3  イーサネット スイッチ (RGMII/RMII/MII) ペリフェラル
        1. 6.12.3.1  RGMII のタイミング条件
        2. 6.12.3.2  RGMII 送信クロックのスイッチング特性
        3. 6.12.3.3  RGMII の送信データおよび制御のスイッチング特性
        4. 6.12.3.4  RGMII 受信クロックのタイミング要件
        5. 6.12.3.5  RGMII 受信データおよび制御のタイミング要件
        6. 6.12.3.6  RMII 送信クロックのスイッチング特性
        7. 6.12.3.7  RMII の送信データおよび制御のスイッチング特性
        8. 6.12.3.8  RMII 受信クロックのタイミング要件
        9. 6.12.3.9  RMII 受信データおよび制御のタイミング要件
        10. 6.12.3.10 MII 送信のスイッチング特性
        11. 6.12.3.11 MII 受信クロックのタイミング要件
        12. 6.12.3.12 MII 受信のタイミング要件
        13. 6.12.3.13 MII 送信クロックのタイミング要件
        14. 6.12.3.14 MDIO インターフェイスのタイミング
      4. 6.12.4  LVDS/Aurora 計測および測定ペリフェラル
        1. 6.12.4.1 LVDS インターフェイスの構成
        2. 6.12.4.2 LVDS インターフェイスのタイミング
      5. 6.12.5  UART ペリフェラル
        1. 6.12.5.1 SCI のタイミング要件
      6. 6.12.6  I2C (Inter-Integrated Circuit Interface)
        1. 6.12.6.1 I2C のタイミング要件 #GUID-437677C7-D935-4733-A64D-553EFECA73F7/T4362547-185
      7. 6.12.7  コントローラ エリア ネットワーク - フレキシブル データ レート (CAN-FD)
        1. 6.12.7.1 CAN-FD TX ピンおよび RX ピンの動的特性
      8. 6.12.8  CSI2 レシーバ ペリフェラル
        1. 6.12.8.1 CSI2 のスイッチング特性
      9. 6.12.9  拡張パルス幅変調器 (ePWM)
      10. 6.12.10 汎用入出力 (General-Purpose Input/Output)
        1. 6.12.10.1 出力タイミングに対する負荷容量の変化によるスイッチング特性 (CL) #GUID-46919170-3C9C-440C-879B-A7700B77517D/T4362547-45 #GUID-46919170-3C9C-440C-879B-A7700B77517D/T4362547-50
    13. 6.13 エミュレーションおよびデバッグ
      1. 6.13.1 エミュレーションおよびデバッグの説明
      2. 6.13.2 JTAG インターフェイス
        1. 6.13.2.1 IEEE 1149.1 JTAG のタイミング要件
        2. 6.13.2.2 IEEE 1149.1 JTAG のスイッチング特性
      3. 6.13.3 ETM トレース インターフェイス
        1. 6.13.3.1 ETM TRACE のタイミング要件
        2. 6.13.3.2 ETM TRACE のスイッチング特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 サブシステム
      1. 7.3.1 RF およびアナログ サブシステム
        1. 7.3.1.1 RF クロック サブシステム
        2. 7.3.1.2 送信サブシステム
        3. 7.3.1.3 受信サブシステム
      2. 7.3.2 プロセッサ サブシステム
      3. 7.3.3 車載インターフェイス
    4. 7.4 その他のサブシステム
      1. 7.4.1 ハードウェア アクセラレータ サブシステム
      2. 7.4.2 セキュリティ – ハードウェア セキュリティ モジュール
      3. 7.4.3 ユーザー アプリケーション向け ADC チャネル (サービス)
  9. 8 監視と診断
    1. 8.1 監視と診断のメカニズム
  10. 9 アプリケーション、実装、およびレイアウト
    1. 9.1 使用上の注意
    2. 9.2 短距離および中距離レーダー
    3. 9.3 リファレンス回路図
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイス サポート
    2. 10.2 デバイスの命名規則
    3. 10.3 ツールとソフトウェア
    4. 10.4 ドキュメントのサポート
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 ドキュメントの更新通知を受け取る方法
    8. 10.8 静電気放電に関する注意事項
    9. 10.9 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

6.12.8.1 CSI2 のスイッチング特性

自由気流での動作温度範囲内 (特に記述のない限り)
パラメータ 最小値 標準値 最大値 単位
低消費電力レシーバ (LP-RX)
VIL(1) ロジック 0 入力スレッショルド 550 mV
VIH(2) ロジック 1 入力スレッショルド 880 mV
VHYST 入力ヒステリシス 25 mV
高速 レシーバ (HS-RX)
VIDTH 差動入力 High スレッショルド 70 mV
VIDTL 差動入力 Low スレッショルド -70 mV
VIDMAX 最大差動入力電圧 270 mV
VILHS シングルエンド入力 Low 電圧 -40 mV
VIHHS シングルエンド入力 High 電圧 460 mV
VCMRXDC 同相電圧 70 330 mV
ΔVCMRX(HF) 450MHz を超える同相モード干渉 200 mVPP
ΔVCMRX(LF) 同相干渉 50MHz～450MHz -50 50 mVPP
HS データクロックのタイミング仕様(3)(5)
UIINST データ/クロック ユニット間隔 1.11 ns
TSETUP データ - クロック セットアップ時間 166 ps
THOLD クロックからデータまでのホールド時間 166 ps
TR, 、TF(4) 立ち上がり時間/ 立ち下がり時間 166 0.4*UIINST ps
(1) 入力 Low レベル電圧VILは、レシーバが入力信号の Low 状態を検出するために必要な電圧です。VIL は、HS 転送中の最大シングルエンド線電圧よりも高く設定されています。したがって、両方の LP レシーバは HS 信号伝送中に Low を検出します
(2) 入力高レベル電圧 (VIH) とは、受信側が入力信号をHigh と認識するために必要な電圧レベルです。
(3) 図の TSKEW は、レシーバー入力で許容できるクロックとデータ HS 信号間のスキューです。これはあくまで記述上のパラメータです。Rx のタイミングは、TSETUP/THOLD のみで規定されます。
(4) VIDTLから VIDTHまでの立ち上がり/ 立ち下がり。
(5) セットアップ/ ホールド仕様は、レシーバ入力のデータ レーンとクロック レーンの両方で同じ同相時間と立ち上がり時間/ 立ち下がり時間を想定しています。TSETUP および THOLD を測定する際は、クロック レーンとデータ レーンで VCMRXDC および TR、TF を同一にする必要があります
AWR2943 AWR2944 AWR2944LC HS 送信におけるクロックとデータのタイミング図 6-24 HS 送信におけるクロックとデータのタイミング