JAJSNG2 September   2025 OPA598

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 電流制限
      2. 6.3.2 過電流フラグ
      3. 6.3.3 過熱フラグ
      4. 6.3.4 イネーブルおよびディセーブル
      5. 6.3.5 MUX 対応入力
    4. 6.4 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 ユニティ ゲインの高電圧 2:1 マルチプレクサ
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
      2. 7.2.2 出力ドライバ
        1. 7.2.2.1 設計要件
        2. 7.2.2.2 詳細な設計手順
        3. 7.2.2.3 アプリケーション曲線
      3. 7.2.3 パラレル オペアンプ
      4. 7.2.4 コンポジットアンプ
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
        1. 7.4.1.1 熱に関する注意事項
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
        1. 8.1.1.1 PSpice® for TI
        2. 8.1.1.2 TINA-TI™シミュレーション ソフトウェア (無償ダウンロード)
        3. 8.1.1.3 TI Precision Designs
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

4 ピン構成および機能

OPA598 DNT パッケージ、12 ピン WSON (上面図)図 4-1 DNT パッケージ、12 ピン WSON (上面図)
表 4-1 ピンの機能
ピンタイプ説明
名称番号
現在のフラグ7出力過電流ステータス フラグ
E/D12入力イネーブルおよびディセーブル
E/D Com1入力イネーブルおよびディスエーブル共通
–IN3入力反転入力
+IN4入力非反転入力
ISET11—電流制限
NC2、5—内部接続なし
OUT9出力出力
サーマル フラグ8出力過熱ステータス フラグ
サーマル パッド——サーマル パッドは内部で V– に接続されている。消費電力の低いアプリケーションの場合も、V– に接続されているプリント基板 (PCB) にサーマル パッドを半田付けする必要がある。
V-6電源負 (最低) 電源
V+10電源正 (最高) 電源