JAJSQ26A April   2023  – July 2025 DAC63202W

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性：電圧出力
    6. 5.6  電気的特性：電流出力
    7. 5.7  電気的特性：コンパレータ モード
    8. 5.8  電気的特性：総則
    9. 5.9  タイミング要件：I2C スタンダード モード
    10. 5.10 タイミング要件：I2C 高速モード
    11. 5.11 タイミング要件：I2C 高速モード プラス
    12. 5.12 タイミング要件：SPI 書き込み動作
    13. 5.13 タイミング要件：SPI 読み出しおよびデイジー チェーン動作 (FSDO = 0)
    14. 5.14 タイミング要件：SPI 読み出しおよびデイジー チェーン動作 (FSDO = 1)
    15. 5.15 タイミング要件：GPIO
    16. 5.16 タイミング図
    17. 5.17 代表的特性：電圧出力
    18. 5.18 代表的特性：電流出力
    19. 5.19 代表的特性：コンパレータ
    20. 5.20 代表的特性：総則
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 スマートデジタル/アナログ コンバータ (DAC) アーキテクチャ
      2. 6.3.2 デジタル入力/出力
      3. 6.3.3 不揮発性メモリ (NVM)
    4. 6.4 デバイスの機能モード
      1. 6.4.1 電圧出力モード
        1. 6.4.1.1 基準電圧と DAC 伝達関数
          1. 6.4.1.1.1 内部リファレンス
          2. 6.4.1.1.2 外部リファレンス
          3. 6.4.1.1.3 基準電圧としての電源
      2. 6.4.2 電流出力モード
      3. 6.4.3 コンパレータ モード
        1. 6.4.3.1 プログラマブル ヒステリシス コンパレータ
        2. 6.4.3.2 プログラマブル ウィンドウ コンパレータ
      4. 6.4.4 フォールトダンプ モード
      5. 6.4.5 アプリケーション固有のモード
        1. 6.4.5.1 電圧マージン処理およびスケーリング
          1. 6.4.5.1.1 ハイインピーダンスおよび PROTECT 入力
          2. 6.4.5.1.2 プログラム可能なスルーレート コントロール
          3. 6.4.5.1.3 PMBus 互換モード
        2. 6.4.5.2 機能生成
          1. 6.4.5.2.1 三角波生成
          2. 6.4.5.2.2 ノコギリ波生成
          3. 6.4.5.2.3 正弦波形生成
      6. 6.4.6 デバイスのリセットと故障管理
        1. 6.4.6.1 パワーオン リセット (POR)
        2. 6.4.6.2 外部リセット
        3. 6.4.6.3 レジスタ マップ ロック
        4. 6.4.6.4 NVM 巡回冗長検査 (CRC)
          1. 6.4.6.4.1 NVM-CRC-FAIL-USER ビット
          2. 6.4.6.4.2 NVM-CRC-FAIL-INT ビット
      7. 6.4.7 パワーダウン モード
    5. 6.5 プログラミング
      1. 6.5.1 SPI プログラミングモード
      2. 6.5.2 I2C プログラミング モード
        1. 6.5.2.1 F/S モードのプロトコル
        2. 6.5.2.2 I2C 更新シーケンス
          1. 6.5.2.2.1 アドレス バイト
          2. 6.5.2.2.2 コマンド バイト
        3. 6.5.2.3 I2C 読み出しシーケンス
      3. 6.5.3 汎用入出力 (GPIO) モード
    6. 6.6 レジスタ マップ
      1. 6.6.1  NOP レジスタ (アドレス = 00h) [リセット = 0000h]
      2. 6.6.2  DAC-MARGIN-HIGH レジスタ (アドレス = 13h、01h) [リセット = 0000h]
      3. 6.6.3  DAC-MARGIN-LOW レジスタ (アドレス = 14h、02h) [リセット = 0000h]
      4. 6.6.4  DAC-X-VOUT-CMP-CONFIG レジスタ (アドレス = 15h、03h) [reset = 0000h]
      5. 6.6.5  DAC-X-IOUT-MISC-CONFIG レジスタ (アドレス = 16h、04h) [reset = 0000h]
      6. 6.6.6  DAC-X-CMP-MODE-CONFIG レジスタ (アドレス = 17h、05h) [reset = 0000h]
      7. 6.6.7  DAC-FUNC-CONFIG レジスタ (アドレス = 18h、06h) [reset = 0000h]
      8. 6.6.8  DAC-X-DATA レジスタ (アドレス = 1Ch、19h) [リセット = 0000h]
      9. 6.6.9  COMMON-CONFIG レジスタ (アドレス = 1Fh) [リセット = 0FFFh]
      10. 6.6.10 COMMON-TRIGGER レジスタ (アドレス = 20h) [リセット = 0000h]
      11. 6.6.11 COMMON-DAC-TRIG レジスタ (アドレス = 21h) [リセット = 0000h]
      12. 6.6.12 GENERAL-STATUS レジスタ (アドレス = 22h) [リセット = 00h、DEVICE-ID、VERSION-ID]
      13. 6.6.13 CMP-STATUS レジスタ (アドレス = 23h) [リセット = 0000h]
      14. 6.6.14 GPIO-CONFIG レジスタ (アドレス = 24h) [リセット = 0000h]
      15. 6.6.15 DEVICE-MODE-CONFIG レジスタ (アドレス = 25h) [リセット = 0000h]
      16. 6.6.16 INTERFACE-CONFIG レジスタ (アドレス = 26h) [リセット = 0000h]
      17. 6.6.17 SRAM-CONFIG レジスタ (アドレス = 2Bh) [リセット = 0000h]
      18. 6.6.18 SRAM-DATA レジスタ (アドレス = 2Ch) [リセット = 0000h]
      19. 6.6.19 BRDCAST-DATA レジスタ (アドレス = 50h) [リセット = 0000h]
      20. 6.6.20 PMBUS-PAGE レジスタ [リセット = 0300h]
      21. 6.6.21 PMBUS-OP-CMD-X レジスタ [リセット = 0000h]
      22. 6.6.22 PMBUS-CML レジスタ [リセット = 0000h]
      23. 6.6.23 PMBUS-VERSION レジスタ [リセット = 2200h]
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
      3. 7.2.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

6.6.7 DAC-FUNC-CONFIG レジスタ (アドレス = 18h、06h) [reset = 0000h]

PMBus ページアドレス= FFh、PMBus レジスタアドレス = E0h、D4h

図 6-30 DAC-X-FUNC-CONFIG レジスタ (X = 0、1)
1514131211109876543210
CLR-SEL-XSYNC-CONFIG-XBRD-CONFIG-XFUNC-GEN-CONFIG-BLOCK
R/W-0hR/W-0hR/W-0hR/W-0h
表 6-29 DAC-X-FUNC-CONFIG レジスタ フィールドの説明
ビットフィールドタイプリセット概要
15CLR-SEL-XR/W00：DAC-X をゼロスケールにクリアします
1: DAC-X をミッドスケールにクリアします
14SYNC-CONFIG-XR/W00：書き込みコマンドの直後に DAC-X 出力を更新
1: DAC-X 出力は、LDAC ピンの立ち下がりエッジ、または共通トリガレジスタの LDAC ビットが 1 にセットされたときに更新されます
13BRD-CONFIG-XR/W00：ブロードキャスト コマンドで DAC-X を更新しない
1: ブロードキャストコマンドで DAC-X を更新
表 6-30 リニアスルー モード：FUNC-GEN-CONFIG-BLOCK フィールドの説明
ビットフィールドタイプリセット概要
12-11PHASE-SEL-XR/W000： 0°
01: 120°
10: 240°
11: 90°
10-8FUNC-CONFIG-XR/W0000：三角波
001: のこぎり波
010: 逆のこぎり波
100: 正弦波
111: 機能生成を無効化
その他：無効
7LOG-SLEW-EN-XR/W00：リニアスルーを有効化
6-4CODE-STEP-XR/W0リニアスルーモードの CODE-STEP：
000: 1-LSB
001：2-LSB
010：3-LSB
011：4-LSB
100：6-LSB
101：8-LSB
110：16-LSB
111：32-LSB
3-0SLEW-RATE-XR/W0リニアスルーモードの SLEW-RATE：
0000: マージン Hihh およびマージンlow ではスルーなし。波形生成に対して無効です。
0001: 4µs/ステップ
0010: 8µs/ステップ
0011: 12µs/ステップ
0100: 18µs/ステップ
0101: 27.04µs/ステップ
0110: 40.48µs/ステップ
0111: 60.72µs/ステップ
1000: 91.12µs/ステップ
1001: 136.72µs/ステップ
1010: 239.2µs/ステップ
1011: 418.64µs/ステップ
1100: 732.56µs/ステップ
1101: 1282µs/ステップ
1110: 2563.96µs/ステップ
1111: 5127.92µs/ステップ
表 6-31 対数スルーモード：FUNC-GEN-CONFIG-BLOCK フィールドの説明
ビットフィールドタイプリセット概要
12-11PHASE-SEL-XR/W000：0°
01: 120°
10: 240°
11: 90°
10-8FUNC-CONFIG-XR/W0000：三角波
001: のこぎり波
010: 逆のこぎり波
100: 正弦波
111: 機能生成を無効化
その他：無効
7LOG-SLEW-EN-XR/W01：対数スルーを有効化します。
対数スルー モードでは、DAC 出力は DAC-X-MARGIN-LOW コードから DAC-X-MARGIN-HIGH コードへ、またはその逆に 3.125% ステップで移動します。
正の方向にスルーする場合、次のステップは現在のステップの
(1 + 0.03125) 倍になります。
負の方向にスルーする場合、次のステップは現在のステップの
(1 – 0.03125) 倍になります。
DAC-X-MARGIN-LOW が 0 の場合、スルーはコード 1 から開始されます。
各ステップの時間間隔は、RISE-SLEW-X と FALL-SLEW-X によって定義されます。
6-4RISE-SLEW-XR/W0対数スルーモードの SLEW-RATE (DAC-X-MARGIN-LOW - DAC-X-MARGIN-HIGH):
000: 4µs/ステップ
001: 12µs/ステップ
010: 27.04µs/ステップ
011: 60.72µs/ステップ
100: 136.72µs/ステップ
101: 418.64µs/ステップ
110: 1282µs/ステップ
111: 5127.92µs/ステップ
3-1FALL-SLEW-XR/W0対数スルーモードの SLEW-RATE (DAC-X-MARGIN-HIGH - DAC-X-MARGIN-LOW):
000: 4µs/ステップ
001: 12µs/ステップ
010: 27.04µs/ステップ
011: 60.72µs/ステップ
100: 136.72µs/ステップ
101: 418.64µs/ステップ
110: 1282µs/ステップ
111: 5127.92µs/ステップ
0XX0未使用