JAJSUB2E August   1990  – April 2024 SN75ALS172A

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Pin Configuration and Functions
  6. 5 Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 Dissipation Rating Table
    3. 5.3 Recommended Operating Conditions
    4. 5.4 Thermal Information
    5. 5.5 Electrical Characteristics
    6. 5.6 Switching Characteristics
  7. 6 Parameter Measurement Information
  8. 7 Detailed Description
    1. 7.1 Device Functional Modes
  9. 8 Device and Documentation Support
    1. 8.1 ドキュメントの更新通知を受け取る方法
    2. 8.2 サポート・リソース
    3. 8.3 商標
    4. 8.4 静電気放電に関する注意事項
    5. 8.5 用語集
  10. 9 Revision History
  11. 10Mechanical, Packaging, and Orderable Information

概要

SN75ALS172A は、トライステート差動出力を備えた 4 つのライン ドライバで構成されています。これらのドライバは ANSI 標準 EIA/TIA-422-B、RS-485、ITU 勧告 V.11 の要件を満たすように設計されています。本デバイスは、最高 20Mbaud の速度で、平衡マルチポイント バス伝送を行うように最適化されています。各ドライバには、広い正および負の同相出力電圧範囲があり、ノイズの多い環境でのパーティライン アプリケーションに適しています。

SN75ALS172A には、正および負の電流制限とサーマル シャットダウンがあり、伝送バス ラインのライン フォルト状況から保護します。シャットダウンは、接合部温度が約 150℃で発生します。

SN75ALS172A は、0℃~70℃で動作特性が規定されています。

パッケージ情報
部品番号 パッケージ (1) パッケージ サイズ(2)
SN75ALS172A SOIC (DW、20) 12.8mm × 10.3mm
PDIP (N、16) 19.3mm × 9.4mm
詳細については、セクション 10 を参照してください。
パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
SN75ALS172A 論理記号この記号は ANSI/IEEE 規格 91-1984 と IEC Publication 617-12 に準拠しています。論理記号(1)
SN75ALS172A 論理図 (正論理)
ここに示すピン番号は、N パッケージのものです。
論理図 (正論理)
この記号は ANSI/IEEE 規格 91-1984 と IEC Publication 617-12 に準拠しています。