JAJSUT5 June   2024 SN74LVC2G101

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング特性
    7. 5.7 スイッチング特性
    8. 5.8 ノイズ特性
    9. 5.9 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 平衡化された CMOS プッシュプル出力
      2. 7.3.2 CMOS シュミット トリガ入力
      3. 7.3.3 ラッチ ロジック
      4. 7.3.4 部分的パワー ダウン (Ioff)
      5. 7.3.5 クランプ ダイオード構造
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
        1. 8.2.1.1 電源に関する考慮事項
        2. 8.2.1.2 入力に関する考慮事項
        3. 8.2.1.3 出力に関する考慮事項
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 リファレンス
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

4 ピン構成および機能

SN74LVC2G101 BQB パッケージ、16 ピン WQFN(上面図)図 4-1 BQB パッケージ、16 ピン WQFN(上面図)
SN74LVC2G101 PW パッケージ、16 ピン TSSOP (プレビュー)(上面図)図 4-2 PW パッケージ、16 ピン TSSOP (プレビュー)(上面図)
表 4-1 ピンの機能
ピン 種類 (1) 説明
名称 番号
CLR1 1 I チャネル 1、クリア、アクティブ Low
CLKA1 2 I チャネル 1、クロック入力 A
CLKB1 3 I チャネル 1、クロック入力 B
CLKC1 4 I チャネル 1、クロック入力 C
CLKD1 5 I チャネル 1、クロック入力 D
Q1 6 O チャネル 1、非反転出力
D1 7 I チャネル 1、データ入力
GND 8 G グランド
D2 9 I チャネル 2、データ入力
Q2 10 O チャネル 2、非反転出力
CLKD2 11 I チャネル 2、クロック入力 D
CLKC2 12 I チャネル 2、クロック入力 C
CLKB2 13 I チャネル 2、クロック入力 B
CLKA2 14 I チャネル 2、クロック入力 A
CLR2 15 I チャネル 2、クリア、アクティブ Low
VCC 16 P 正電源
サーマル パッド(2) — サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。
(1) I = 入力、O = 出力、I/O = 入力または出力、G = グランド、P = 電源。
(2) BQB パッケージに限定