JAJSVF2 October   2024 SN74ACT174-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 電気的特性
    3. 5.3 ESD 定格
    4. 5.4 推奨動作条件
    5. 5.5 スイッチング特性
    6. 5.6 熱に関する情報
    7. 5.7 タイミング特性
    8. 5.8 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 平衡化された CMOS プッシュプル出力
      2. 7.3.2 ラッチ ロジック
      3. 7.3.3 ウェッタブル フランク
      4. 7.3.4 クランプ ダイオード構造
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
        1. 8.2.1.1 電源に関する考慮事項
        2. 8.2.1.2 入力に関する考慮事項
        3. 8.2.1.3 出力に関する考慮事項
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

5.7 タイミング特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)
パラメータ 説明 条件 VCC -40℃～125℃ 単位
最小値 最大値
fCLOCK クロック周波数 5V 150 MHz
tW パルス幅 CLR が Low 5V 1.5 ns
tW パルス幅 CLK が High または Low 5V 1.4 ns
tSU セットアップ時間 CLK↑前のデータ 5V 1 ns
tSU セットアップ時間 CLR 非アクティブ 5V 0.2 ns
tH ホールド時間 CLK↑後のデータ 5V 1.1 ns