JAJSVO9 November   2024 SN74AC596-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング特性
    7. 5.7 スイッチング特性
    8. 5.8 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 平衡化された CMOS プッシュプル出力
      2. 7.3.2 オープン ドレイン CMOS 出力
      3. 7.3.3 標準 CMOS 入力
      4. 7.3.4 ウェッタブル フランク
      5. 7.3.5 クランプ ダイオード構造
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
        1. 8.2.1.1 電源に関する考慮事項
        2. 8.2.1.2 入力に関する考慮事項
        3. 8.2.1.3 出力に関する考慮事項
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

5.7 スイッチング特性

CL = 50pF、自由気流での動作温度範囲内、標準値は TA = 25℃で測定 (特に記述のない限り)
パラメータ 始点 (入力) 終点 (出力) VCC -40℃～125℃ 単位
最小値 標準値 最大値
tplh RCLK QA-QH 1.5 V 20.5 31.1 ns
tphl RCLK QA-QH 1.5 V 27.5 43.6 ns
tplh SRCLK QH 1.5 V 25 40.1 ns
tphl SRCLK QH 1.5 V 25.4 39.9 ns
tphl SRCLR QH 1.5 V 22.8 35.1 ns
tplh RCLK QA-QH 1.8 V 14.8 21.8 ns
tphl RCLK QA-QH 1.8 V 19.8 30.8 ns
tplh SRCLK QH 1.8 V 17.8 27.8 ns
tphl SRCLK QH 1.8 V 18.5 28.4 ns
tphl SRCLR QH 1.8 V 16.8 25.5 ns
tplh RCLK QA-QH 2.5 V 7.6 11.6 ns
tphl RCLK QA-QH 2.5 V 13.1 20 ns
tplh SRCLK QH 2.5 V 11.5 17.4 ns
tphl SRCLK QH 2.5 V 11.6 17.3 ns
tphl SRCLR QH 2.5 V 10.8 15.9 ns
tplh RCLK QA-QH 3.3 V 6.2 9.3 ns
tphl RCLK QA-QH 3.3 V 10.9 16.2 ns
tplh SRCLK QH 3.3 V 9.5 14.2 ns
tphl SRCLK QH 3.3 V 9.6 14.1 ns
tphl SRCLR QH 3.3 V 9.2 13.1 ns
tplh RCLK QA-QH 5 V 4.4 6.3 ns
tphl RCLK QA-QH 5 V 7.8 11.4 ns
tplh SRCLK QH 5 V 7 10.2 ns
tphl SRCLK QH 5 V 7.1 10.1 ns
tphl SRCLR QH 5 V 6.9 9.5 ns