JAJSW29 January   2025 SN54SC8T164-SEP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スイッチング特性
    7. 5.7 タイミング特性
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 平衡化された CMOS プッシュプル出力
      2. 6.3.2 SCxT 拡張入力電圧
        1. 6.3.2.1 昇圧変換
        2. 6.3.2.2 降圧変換
      3. 6.3.3 クランプ ダイオード構造
    4. 6.4 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 代表的なアプリケーション
      1. 7.1.1 アプリケーション情報
      2. 7.1.2 設計要件
        1. 7.1.2.1 電源に関する考慮事項
        2. 7.1.2.2 入力に関する考慮事項
        3. 7.1.2.3 出力に関する考慮事項
      3. 7.1.3 詳細な設計手順
      4. 7.1.4 アプリケーション曲線
    2. 7.2 電源に関する推奨事項
    3. 7.3 レイアウト
      1. 7.3.1 レイアウトのガイドライン
      2. 7.3.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

3 概要

SN54SC8T164-SEP デバイスは、AND ゲート付きシリアル入力と非同期クリア (CLR) 入力を備えた 8 ビット シフト レジスタを内蔵しています。ゲート付きシリアル (A および B) 入力により受信データを完全に制御できます。どちらかの入力を LOW にすると新しいデータの入力が禁止され、次のクロック (CLK) パルスで第 1 のフリップ フロップが LOW レベルにリセットされます。入力を HIGH レベルにすると反対側の入力が有効になり、第 1 のフリップ フロップの状態が決定されます。シリアル入力のデータは、CLK が HIGH または LOW の間に変更できます (最小セットアップ時間要件が満たされた場合)。CLK が LOW レベルから HIGH レベルに遷移するときにクロックが動作します。

入力は、スレッショルドを低減した回路を使用して設計されており、電源電圧が入力電圧より高い場合の昇圧変換をサポートします。また、5V 許容の入力ピンにより、入力電圧が電源電圧より高い場合の降圧変換が可能です。出力レベルは常に電源電圧 (VCC) を基準としており、1.8V、2.5V、3.3V、5V の CMOS レベルをサポートしています。

パッケージ情報
部品番号 パッケージ (1) パッケージ サイズ(2) 本体サイズ (3)
SN54SC8T164-SEP PW (TSSOP、14) 5.0mm × 6.4mm 5.0mm × 4.4mm
(1) 詳細については、 を参照してください。
(2) パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます
(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。
SN54SC8T164-SEP 論理図 (正論理)論理図 (正論理)