JAJSWA7C April   1993  – March 2025 TPIC6A595

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 許容損失表
    3. 5.3 推奨動作条件
    4. 5.4 電気的特性
    5. 5.5 スイッチング特性
    6. 5.6 熱抵抗
    7. 5.7 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 シリアル イン インターフェイス
      2. 7.3.2 レジスタのクリア
      3. 7.3.3 出力制御
      4. 7.3.4 カスケード アプリケーション
      5. 7.3.5 電流制限機能
  9. 8 デバイスの機能モード
    1. 8.1 Vcc < 4.5V での動作
    2. 8.2 5.5V < Vcc ≤ 7V での動作
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.3.2 レジスタのクリア

ロジック Low での (SRCLR) により、デバイスのすべてのレジスタがクリアされます。TI では、電源オン時または初期化時にデバイス レジスタのクリアをお勧めしています。