JAJSWA8B March   2000  – March 2025 TPIC6B596

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 許容損失表
    3. 5.3 推奨動作条件
    4. 5.4 電気的特性
    5. 5.5 スイッチング特性
    6. 5.6 熱抵抗
    7. 5.7 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 リファレンス
      1. 7.3.1 リファレンス
      2. 7.3.2 レジスタのクリア
      3. 7.3.3 出力制御
      4. 7.3.4 カスケードアプリケーション
      5. 7.3.5 電流制限機能
  9. 8 デバイスの機能モード
    1. 8.1 Vcc < 4.5V での動作
    2. 8.2 5.5V < Vcc ≤ 7Vでの動作
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

概要

TPIC6B596 デバイスは、比較的大きな負荷電力を必要とするシステムで使用するために設計されたモノリシック、高電圧、中電流出力の 8 ビット シフト レジスタです。本デバイスは、誘導性過渡保護のために電圧クランプを出力に組み込んでいます。パワー ドライバ アプリケーションには、リレー、ソレノイド、その他の中電流または高電圧負荷が含まれています。

このデバイスには、8 ビットのシリアル イン、パラレル アウトのシフト レジスタが内蔵されており、8 ビットの D タイプ ストレージ レジスタへデータを供給します。データはシフト レジスタとストレージ レジスタを経由して、それぞれシフト レジスタ クロック(SRCK)とレジスタ クロック(RCK)の立ち上がりエッジで転送されます。ストレージ レジスタは、シフト レジスタ クリア (SRCLR) が HIGH のとき、出力バッファへデータを転送します。書き込みデータと読み取りデータは、RCK が LOW のときのみ有効です。SRCLRがLOWの場合、デバイスのすべてのレジスタがクリアされます。出力イネーブル (G) が HIGH に保持されると、出力バッファのすべてのデータが LOW に保持され、すべてのドレイン出力がオフになります。G を LOW に保持すると、ストレージ レジスタのデータが出力バッファへ透過的になります。出力バッファのデータが LOW のとき、DMOS- トランジスタの出力がオフになります。データが HIGH のとき、DMOS- トランジスタ出力はシンク電流能力を持つようになります。シリアル出力(SER OUT)は、カスケード接続されたアプリケーションに追加のホールドタイムを提供するために、SRCKの立ち下がりエッジでデバイスからクロックアウトされます。これにより、クロック信号にスキューが生じたり、デバイスが互いに近接していなかったり、システムが電磁妨害を許容しなければならない場合、このアプリケーションのパフォーマンスが向上します。

出力は、50V の出力定格と 150mA の連続シンク電流能力を持つローサイド オープン ドレイン DMOS トランジスタです。各出力には、TC = 25°Cでの500mAの標準電流制限があります。デバイス保護を強化するため、接合部の温度が上昇すると、電流制限は減少します。

TPIC6B596 デバイスは、動作ケース温度範囲 -40℃~125℃ 全体での動作が規定されています。

表 3-1 製品情報
部品番号 パッケージ 本体サイズ (標準)
TPIC6A595 PDIP(20) 25.4mm × 6.35mm
SOIC(20) 12.80mm × 7.50mm
TPIC6B596 論理記号
† この記号は ANSI/IEEE Std 91-1984 と IEC Publication 617-12 に準拠しています。
論理記号