JAJSWB7C August   1987  – December 2025 INA106

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. ピン構成および機能
  6. 仕様
    1. 5.1 絶対最大定格
    2. 5.2 推奨動作条件
    3. 5.3 熱に関する情報
    4. 5.4 電気的特性
    5. 5.5 代表的特性
  7. 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 ゲイン誤差とドリフト係数
    4. 6.4 デバイスの機能モード
  8. アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
    3. 7.3 追加アプリケーション
    4. 7.4 電源に関する推奨事項
    5. 7.5 レイアウト
      1. 7.5.1 レイアウトのガイドライン
      2. 7.5.2 レイアウト例
  9. デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 デバイスの命名規則
      2. 8.1.2 開発サポート
        1. 8.1.2.1 PSpice® for TI
        2. 8.1.2.2 TINA-TI (無料のダウンロード ソフトウェア)
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

レイアウトのガイドライン

優れたレイアウト手法に対して、常に関心を持つことをお勧めします。デバイスで最高の動作性能を実現するには、以下のような適切な PCB レイアウト手法を使用してください。

  • 同相信号が差動信号に変換されないようにするために、両方の入力パスがソース インピーダンスと容量に対して適切にマッチングされていることを確認してください。
  • ノイズは、回路全体とデバイスの電源ピンを経由して、アナログ回路に伝播します。バイパス コンデンサは、アナログ回路に対して局所的に低インピーダンスの電源を供給することにより、結合ノイズを低減します。
    • 各電源ピンとグランドの間に、低ESRの0.1μFセラミックバイパスコンデンサを接続し、デバイスにできるだけ近づけて配置します。単一電源アプリケーションの場合は、V+ からグランドに対して 1 つのバイパス コンデンサを接続します。
  • 寄生結合を低減するには、入力トレースを電源または出力トレースからできるだけ離れた場所に配置します。これらのトレースを別々に維持できない場合は、ノイズの多いトレースと平行に交差するよりも、敏感なトレースを垂直に交差させる方が望ましいです。
  • 外付け部品は、可能な限りデバイスに近く配置します。
  • 配線はできる限り短くします。