JAJSWD7B April   2025  – October 2025 LMK3H0102-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 I2C インターフェイス仕様
  7. 6 パラメータ測定情報
    1. 6.1 出力フォーマットの構成
    2. 6.2 差動電圧測定に関する用語
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 デバイス ブロック レベルの説明
      2. 7.3.2 デバイス構成の制御
      3. 7.3.3 OTP モード
      4. 7.3.4 I2C モード
    4. 7.4 デバイスの機能モード
      1. 7.4.1 フェイルセーフ入力
      2. 7.4.2 分数出力分周器
        1. 7.4.2.1 FOD 動作
        2. 7.4.2.2 エッジ コンバイナ
        3. 7.4.2.3 デジタル ステート マシン
        4. 7.4.2.4 拡散スペクトラム クロック処理
      3. 7.4.3 出力動作
        1. 7.4.3.1 出力フォーマットの選択
          1. 7.4.3.1.1 出力フォーマットのタイプ
            1. 7.4.3.1.1.1 LP-HCSL の終端
        2. 7.4.3.2 出力スルーレート制御
        3. 7.4.3.3 REF_CTRL の動作
      4. 7.4.4 出力イネーブル
        1. 7.4.4.1 出力イネーブルの制御
        2. 7.4.4.2 出力イネーブルの極性
        3. 7.4.4.3 出力ディスエーブルの動作
      5. 7.4.5 デバイスのデフォルト設定
    5. 7.5 プログラミング
      1. 7.5.1 I2C シリアル インターフェイス
      2. 7.5.2 ワンタイム プログラミング シーケンス
  9. 8 デバイスのレジスタ
    1. 8.1 レジスタ マップ
      1. 8.1.1  R0 レジスタ (アドレス = 0x0) [リセット = 0x0861/0x0863]
      2. 8.1.2  R1 レジスタ (アドレス = 0x1) [リセット = 0x5599]
      3. 8.1.3  R2 レジスタ (アドレス = 0x2) [リセット = 0xC28F]
      4. 8.1.4  R3 レジスタ (アドレス = 0x3) [リセット = 0x1801]
      5. 8.1.5  R4 レジスタ (アドレス = 0x4) [リセット = 0x0000]
      6. 8.1.6  R5 レジスタ (アドレス = 0x5) [リセット = 0x0000]
      7. 8.1.7  R6 レジスタ (アドレス = 0x6) [リセット = 0x0AA0]
      8. 8.1.8  R7 レジスタ (アドレス = 0x7) [リセット = 0x6503]
      9. 8.1.9  R8 レジスタ (アドレス = 0x8) [リセット = 0xC28F]
      10. 8.1.10 R9 レジスタ (アドレス = 0x9) [リセット = 0x3066]
      11. 8.1.11 R10 レジスタ (アドレス = 0xA) [リセット = 0x0010]
      12. 8.1.12 R11 レジスタ (アドレス = 0xB) [リセット = 0x4000]
      13. 8.1.13 R12 レジスタ (アドレス = 0xC) [リセット = 0x6800]
      14. 8.1.14 R146 レジスタ (アドレス = 0x92) [リセット = 0x0000]
      15. 8.1.15 R147 レジスタ (アドレス = 0x93) [リセット = 0x0000]
      16. 8.1.16 R148 レジスタ (アドレス = 0x94) [リセット = 0x0000]
      17. 8.1.17 R238 レジスタ (アドレス = 0xEE) [リセット = 0x0000]
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 アプリケーションのブロック図の例
      2. 9.2.2 設計要件
      3. 9.2.3 詳細な設計手順
        1. 9.2.3.1 例：出力周波数の変更
        2. 9.2.3.2 クロストーク
      4. 9.2.4 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
      1. 9.3.1 パワーアップ シーケンシング
      2. 9.3.2 電源入力のデカップリング
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

4 ピン構成および機能

LMK3H0102-Q1 LMK3H0102-Q1 16 ピン VQFN (上面図)図 4-1 LMK3H0102-Q1 16 ピン VQFN (上面図)
表 4-1 ピンの機能
ピン タイプ(1) 説明
名称 番号
OUT0_P、 8 O クロック出力 0。LP-HCSL (85Ω または 100Ω)、LVDS または 1.8V/2.5V/3.3V LVCMOS をサポートしています。
OUT0_N 7
OUT1_P 12 O クロック出力 1。LP-HCSL (85Ω または 100Ω)、LVDS または 1.8V/2.5V/3.3V LVCMOS をサポートしています。
OUT1_N 11
REF_CTRL (REF_CLK) 15 I/O

多機能ピン。パワーアップ時、このピンの状態がラッチされて、ピン 2、ピン 3、ピン 4 の機能が選択されます。パワーアップ前、I2C モードの場合は Low またはフローティングのままにし、OTP モードの場合は High にします。パワーアップ後、このピンは、追加の LVCMOS 出力 (REF_CLK)、アクティブ High の CLK_READY 信号、または ディスエーブルとしてプログラムできます。

詳細については、「REF_CTRL の動作」を参照してください。

このピンには、880kΩ の内部プルダウン抵抗があります。
OE 1 I

出力イネーブル。アクティブ Low。2 ステート ロジック入力ピン 。

このピンには 75kΩ の内部プルダウン抵抗があります。

このピンは、OUT0 のみ、または OUT0 と OUT1 の両方を制御できます。詳細については、「出力イネーブル」を参照してください。

  • Low / フローティング：OUT0 および OUT1 はイネーブル
  • High: OUT0 および OUT1 はディスエーブル
FMT_ADDR 2 I

多機能ピン。機能は、 パワーアップ時に REF_CTRL (ピン15) によって決定されます。詳細については、「OTP モード」と「I2C モード」を参照してください。

このピンには、880kΩ の内部プルダウン抵抗があります。

  • I2C モード：このピンでは、I2C アドレス、OUT1 の出力イネーブルとしての機能、または機能なしの、いずれかが選択可能です。
  • OTP モード：このピンでは、出力フォーマット、OUT1 の出力イネーブルとしての機能、または機能なしの、いずれかが設定可能です。
OTP_SEL0/SCL 3 I、I/O 多機能ピン。機能は、 パワーアップ時に REF_CTRL (ピン15) によって決定されます。詳細については、「OTP モード」と「I2C モード」を参照してください。
  • I2C モード：これらのピンは、I2C クロックとデータの接続です。
  • OTP モード：これらのピンは OTP ページを選択します。
OTP_SEL1/SDA 4
VDD 5、14、16 P 1.8V、2.5V、または 3.3Vのデバイス電源。0.1µF コンデンサは、このピンのできるだけ近くに配置する必要があります。LMK3H0102T18 の場合、このピンには 1.8V のみを供給します。
VDDO_0 10、13 P

1.8V、2.5V、または 3.3V の OUT0 と OUT1 電源。VDD が 1.8V または 2.5V の場合、VDDO ピンは VDD と同じ電圧でなければなりません。0.1µF コンデンサは、このピンのできるだけ近くに配置する必要があります。分割電源を使用する場合の適切な実装については、パワーアップ シーケンシング を参照してください。
VDDO_1 13
GND 6、9 G 電気的 GND。デバイスを機能させるには、これらのピンを GND に接続する必要があります。
DAP 17 G サーマル GND。DAP はデバイス内の電気的 GND に接続されていないため、サーマル GND にのみ使用されます。複数のビアを使用して内部 GND 層に接続します。
(1) I = 入力、O = 出力、I/O = 入力または出力、G = グランド、P = 電源。