JAJSWE2A April   2025  – September 2025 TPUL2T323

PRODUCTION DATA  

  1.   1
  2.   2
  3. 1 特長
  4. 2 アプリケーション
  5. 3 説明
  6. 4 ピン構成および機能
  7. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング特性
    7.     14
    8. 5.7 スイッチング特性
    9. 5.8 代表的特性
  8. 6 パラメータ測定情報
  9. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 命名規則
      2. 7.3.2 再トリガ可能ワンショット
      3. 7.3.3 拡張 RC 時間設定型ワンショット
      4. 7.3.4 平衡化された CMOS プッシュプル出力
      5. 7.3.5 CMOS シュミット トリガ入力
      6. 7.3.6 既知のパワーアップ状態でのラッチ論理
      7. 7.3.7 部分的パワー ダウン (Ioff)
      8. 7.3.8 低減された入力スレッショルド電圧
      9. 7.3.9 クランプ ダイオード構造
    4. 7.4 デバイスの機能モード
      1. 7.4.1 オフ状態動作
      2. 7.4.2 スタートアップ動作
      3. 7.4.3 オン状態動作
  10. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション - エッジ検出器
      1. 8.2.1 設計要件
        1. 8.2.1.1 タイミング部品
        2. 8.2.1.2 入力に関する考慮事項
        3. 8.2.1.3 出力に関する考慮事項
        4. 8.2.1.4 電源に関する考慮事項
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 代表的なアプリケーション - 遅延パルス ジェネレータ
      1. 8.3.1 アプリケーション曲線
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  11. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  12. 10改訂履歴
  13. 11メカニカル、パッケージ、および注文情報

7.3.7 部分的パワー ダウン (Ioff)

このデバイスには、電源ピンが 0V に保持されているときにすべての出力をディセーブルにする回路が搭載されています。ディセーブルになっているときは、印加される入力電圧に関係なく、出力は電流のソースとシンクのどちらも行いません。各出力のリーク電流の量は、「電気的特性」表の Ioff 仕様によって定義されます。