JAJSWE2B April   2025  – January 2026 TPUL2T323

PRODUCTION DATA  

  1.   1
  2.   2
  3. 1 特長
  4. 2 アプリケーション
  5. 3 説明
  6. 4 ピン構成および機能
  7. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング特性
    7.     14
    8. 5.7 スイッチング特性
    9. 5.8 代表的特性
  8. 6 パラメータ測定情報
  9. 7 詳細説明
    1. 7.1 概要
      1. 7.1.1 ステート マシン名称
        1. 7.1.1.1 準備完了
        2. 7.1.1.2 RC 測定サイクル
          1. 7.1.1.2.1 放電
          2. 7.1.1.2.2 モニタ
          3. 7.1.1.2.3 タイマ数決定
          4. 7.1.1.2.4 サイクル数決定
          5. 7.1.1.2.5 サイクル カウンタのインクリメント
          6. 7.1.1.2.6 タイマ カウンタ リセット
          7. 7.1.1.2.7 タイマ数の保存
        3. 7.1.1.3 デジタル タイマ サイクル
          1. 7.1.1.3.1 タイマ カウンタ リセット
          2. 7.1.1.3.2 遅延
          3. 7.1.1.3.3 サイクル カウンタのインクリメント
          4. 7.1.1.3.4 サイクル数決定
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 命名規則
      2. 7.3.2 再トリガ可能ワンショット
      3. 7.3.3 拡張 RC 時間設定型ワンショット
      4. 7.3.4 平衡化された CMOS プッシュプル出力
      5. 7.3.5 CMOS シュミット トリガ入力
      6. 7.3.6 既知のパワーアップ状態でのラッチ論理
      7. 7.3.7 部分的パワー ダウン (Ioff)
      8. 7.3.8 低減された入力スレッショルド電圧
      9. 7.3.9 クランプ ダイオード構造
    4. 7.4 デバイスの機能モード
      1. 7.4.1 オフ状態動作
      2. 7.4.2 スタートアップ動作
      3. 7.4.3 オン状態動作
  10. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション - エッジ検出器
      1. 8.2.1 設計要件
        1. 8.2.1.1 タイミング部品
        2. 8.2.1.2 入力に関する考慮事項
        3. 8.2.1.3 出力に関する考慮事項
        4. 8.2.1.4 電源に関する考慮事項
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 代表的なアプリケーション - 遅延パルス ジェネレータ
      1. 8.3.1 アプリケーション曲線
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  11. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  12. 10改訂履歴
  13. 11メカニカル、パッケージ、および注文情報

7.3.6 既知のパワーアップ状態でのラッチ論理

このデバイスには、ラッチ論理回路が内蔵されています。ラッチ回路には一般に D タイプ ラッチと D タイプ フリップ フロップが含まれていますが、揮発性メモリとして機能するすべての論理回路が含まれています。標準的な論理デバイスでは、電源を最初に印加した後、各ラッチ回路の出力状態は不明です。ただし、このデバイスには追加されたパワー オン リセット (POR) 回路が搭載されており、デバイスが通常機能を開始する前のパワーアップ時に、すべての内蔵ラッチ回路の状態を設定します。

TPUL2T323 既知のパワーアップ状態での電源 (VCC) ランプ特性図 7-4 既知のパワーアップ状態での電源 (VCC) ランプ特性

図 7-4 に、電源電圧の正しいターンオン ランプを示し、「推奨動作条件」と「電気的特性」の表で使用される値を定義しています。

パワーオン ランプを開始する前に、電源が完全にオフになっている必要があります (VCC ≦ VPOR(min))。

電源電圧は、「推奨動作条件」表に記載されている範囲内の速度で上昇する必要があります。

各ラッチ論理回路の出力状態は、デバイスに電力が印加されている間 (VCC ≧ VPOR(max)) のみ安定した状態を維持します。

これらの推奨事項から逸脱すると、デバイスが未知のパワーオン状態になる可能性があります。