JAJSWN6A February   2010  – May 2025 CDCE949-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピンの機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  熱抵抗特性
    4. 5.4  推奨動作条件
    5. 5.5  推奨される Crystal/VCXO 仕様
    6. 5.6  EEPROM 仕様
    7. 5.7  電気的特性
    8. 5.8  タイミング要件
      1. 5.8.1 CLK_IN のタイミング要件
      2. 5.8.2 SDA/SCL のタイミング要件
    9. 5.9  タイミング図
      1. 5.9.1 SDA/SCL シリアル制御インターフェイスのタイミング図
    10. 5.10 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 制御端子の構成
      2. 7.3.2 デフォルトのデバイス設定
      3. 7.3.3 SDA/SCL シリアル インターフェイス
      4. 7.3.4 データ プロトコル
      5. 7.3.5 PLL マルチプライヤ/デバイダの定義
    4. 7.4 デバイスの機能モード
      1. 7.4.1 SDA/SCL ハードウェア インターフェイス
    5. 7.5 プログラミング
      1. 7.5.1 汎用プログラミング シーケンス
      2. 7.5.2 バイト書き込みのプログラミング シーケンス
      3. 7.5.3 バイト読み取りのプログラミング シーケンス
      4. 7.5.4 ブロック書き込みのプログラミング シーケンス
      5. 7.5.5 ブロック読み取りのプログラミング シーケンス
  9. 8 レジスタ マップ
    1. 8.1 SDA および SCL レジスタ
    2. 8.2 構成レジスタ
      1. 8.2.1 汎用構成レジスタ
      2. 8.2.2 PLL1 構成レジスタ
      3. 8.2.3 PLL2 構成レジスタ
      4. 8.2.4 PLL3 構成レジスタ
      5. 8.2.5 PLL4 構成レジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 スペクトラム拡散クロック供給 (SSC)
        2. 9.2.2.2 PLL 周波数プランニング
        3. 9.2.2.3 水晶発振器の起動
        4. 9.2.2.4 水晶発振器プルによる周波数調整
        5. 9.2.2.5 未使用入出力
        6. 9.2.2.6 XO モードと VCXO モード間の切り替え
      3. 9.2.3 アプリケーション特性の波形
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

7.1 概要

CDCE949-Q1 デバイスは、モジュラー PLL ベースの低コストで高性能なプログラマブル クロック シンセサイザ、マルチプライヤ、およびディバイダです。これらのデバイスは、単一の入力周波数から最大 9 個の出力クロックを生成します。それぞれの出力は、内蔵の 4 つの構成可能PLLを使用して、230MHzまでの任意のクロック周波数にシステム内でプログラム可能です。CDCE949-Q1 には 2.5V または 3.3V の出力電源ピン VDDOUT があります。

入力には外付けの水晶振動子、またはLVCMOSクロック信号を接続できます。外付けの水晶振動子を使用する場合、ほとんどのアプリケーションではオンチップの負荷コンデンサだけで十分です。負荷コンデンサの値は、0～20pF の範囲でプログラム可能です。さらに、選択可能なオンチップ VCXO により、出力周波数と外部の制御信号、すなわち PWM 信号とを同期できます。

大きな M/N 分周比により、オーディオまたはビデオ、ネットワーク (WLAN、BlueToothイーサネット、GPS)、またはインターフェイス (USB、IEEE1394、メモリスティック) の 0ppm のクロックを、たとえば 27MHz の基準入力周波数から生成できます。

すべてのPLLはSCC (拡散スペクトラム クロッキング)をサポートします。SSC は、センター スプレッドおよびダウン スプレッド クロッキングを使用でき、これは電磁気的干渉 (EMI) を低減するための一般的な技法です。

PLL 周波数と分周値の設定に基づいて内部のループ フィルタ コンポーネントを自動的に調整することにより、高い安定性を実現し、各 PLL のジッタ伝達特性を最適化します。

このデバイスは不揮発性の EEPROM のプログラミングをサポートしているため、アプリケーションを簡単にカスタマイズできます。デバイスは工場出荷時にあらかじめデフォルト設定済みです。(デフォルトのデバイス設定を参照)各種のアプリケーション構成に応じて PCB 組み立て前に再プログラム可能したり、システム内プログラミングにより再プログラムしたりできます。すべてのデバイス設定は、2 線式シリアル インターフェイスの SDA/SCL バスでプログラムできます

3 つのプログラム可能な制御入力 S0、S1、S2 を使用して、周波数の選択による SSC パラメータの変更による EMI の低減、PLL バイパス、電源オフ、出力ディセーブル機能として low レベルと TRI-STATE のどちらを選択するかなど、動作のさまざまな要因を制御できます。

CDCE949-Q1 は 1.8V 環境で動作します。CDCE949-Q1 は、-40℃～85℃で動作特性が規定されています。