JAJSWZ2 July   2025 DLP473NE

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  保存条件
    3. 5.3  ESD 定格
    4. 5.4  推奨動作条件
    5.     11
    6.     12
    7. 5.5  熱に関する情報
    8. 5.6  電気的特性
    9. 5.7  スイッチング特性
    10. 5.8  タイミング要件
      1.      17
    11. 5.9  システム実装インターフェイスの荷重
    12. 5.10 マイクロミラー アレイの物理特性
    13. 5.11 マイクロミラー アレイの光学特性
    14. 5.12 ウィンドウの特性
    15. 5.13 チップセット コンポーネントの使用方法の仕様
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 電源インターフェイス
      2. 6.3.2 タイミング
    4. 6.4 デバイスの機能モード
    5. 6.5 光学インターフェイスおよびシステムの画質に関する検討事項
      1. 6.5.1 開口数および迷光制御
      2. 6.5.2 瞳孔一致
      3. 6.5.3 オーバーフィル照射
    6. 6.6 マイクロミラー アレイ温度の計算
    7. 6.7 マイクロミラーの電力密度の計算
    8. 6.8 ウィンドウ アパーチャイル ミネーション オーバーフィル計算
    9. 6.9 マイクロミラーのランデッド オン / ランデッド オフ デューティ サイクル
      1. 6.9.1 マイクロミラーのランデッド オン / ランデッド オフ デューティ サイクルの定義
      2. 6.9.2 DMD のランデッド デューティ サイクルと有効寿命
      3. 6.9.3 ランデッド デューティ サイクルと動作時の DMD 温度
      4. 6.9.4 製品またはアプリケーションの長期平均ランデッド デューティ サイクルの推定
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
      3. 7.2.3 アプリケーション曲線
    3. 7.3 温度センサ ダイオード
  9. 8 電源に関する推奨事項
    1. 8.1 DMD 電源のパワーアップ手順
    2. 8.2 DMD 電源のパワーダウン手順
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 サード・パーティ製品に関する免責事項
    2. 9.2 デバイス サポート
      1. 9.2.1 デバイスの命名規則
      2. 9.2.2 デバイスのマーキング
    3. 9.3 ドキュメントのサポート
      1. 9.3.1 関連資料
    4. 9.4 ドキュメントの更新通知を受け取る方法
    5. 9.5 サポート・リソース
    6. 9.6 商標
    7. 9.7 静電気放電に関する注意事項
    8. 9.8 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

8.1 DMD 電源のパワーアップ手順

  • パワーアップ時には常に、VOFFSET に DMD 電源要件で指定された Delay1 を加えた電圧、VBIAS、および VRESET 電圧が DMD に印加される前に、VDD および VDDI が起動および安定する必要があります。
  • パワーアップ時には、VBIAS と VOFFSET の電圧差が、「推奨動作条件」に示される指定限界内でなければならないという厳しい要件があります。
  • パワーアップ中、VBIAS を基準とした VRESET の相対タイミングは不要です。
  • 過渡電圧レベルが絶対最大定格、推奨動作条件、および DMD 電源要件で指定された要件に従っている限り、電源投入時の電源スルー レートは柔軟です。
  • パワーアップ時、「推奨動作条件」に示す動作電圧で VDD が安定するまで、LVCMOS 入力ピンを high に駆動しないでください。