JAJSXE9 October   2025 LM25139

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  入力電圧範囲 (VIN)
      2. 6.3.2  高電圧バイアス電源レギュレータ (VCC)
      3. 6.3.3  高精度イネーブル (EN)
      4. 6.3.4  パワー グッド モニタ (PG)
      5. 6.3.5  スイッチング周波数 (RT)
      6. 6.3.6  デュアル ランダム スペクトラム拡散機能 (DRSS)
      7. 6.3.7  ソフトスタート
      8. 6.3.8  出力電圧の設定ポイント (FB)
      9. 6.3.9  最小制御可能オン時間
      10. 6.3.10 エラーアンプと PWM コンパレータ (FB)
      11. 6.3.11 スロープ補償
      12. 6.3.12 インダクタ電流センス (ISNS、VOUT)
        1. 6.3.12.1 シャント電流センシング
        2. 6.3.12.2 インダクタ DCR 電流センシング
        3. 6.3.12.3 ヒカップモード電流制限
    4. 6.4 デバイスの機能モード
      1. 6.4.1 スリープ モード
      2. 6.4.2 強制 PWM と同期 (FPWM/SYNC)
      3. 6.4.3 サーマル シャットダウン
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 パワートレイン コンポーネント
        1. 7.1.1.1 降圧インダクタ
        2. 7.1.1.2 出力コンデンサ
        3. 7.1.1.3 入力コンデンサ
        4. 7.1.1.4 パワー MOSFET
        5. 7.1.1.5 EMI フィルタ
      2. 7.1.2 エラー アンプと補償
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計 1 - 高効率 1MHz 同期整流降圧レギュレータ
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
          1. 7.2.1.2.1 WEBENCH® ツールによるカスタム設計
          2. 7.2.1.2.2 降圧インダクタ
          3. 7.2.1.2.3 電流センス部品
          4. 7.2.1.2.4 出力コンデンサ
          5. 7.2.1.2.5 入力コンデンサ
          6. 7.2.1.2.6 帰還抵抗
          7. 7.2.1.2.7 周波数設定抵抗
          8. 7.2.1.2.8 補償部品
        3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 設計 2 -高効率、440kHz、同期整流降圧レギュレータ
        1. 7.2.2.1 設計要件
        2. 7.2.2.2 詳細な設計手順
        3. 7.2.2.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
        1. 7.4.1.1 出力段レイアウト
        2. 7.4.1.2 ゲートドライブレイアウト
        3. 7.4.1.3 PWM コントローラのレイアウト
        4. 7.4.1.4 熱設計およびレイアウト
        5. 7.4.1.5 グランド プレーン設計
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
        1. 8.1.1.1 WEBENCH® ツールによるカスタム設計
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
        1. 8.2.1.1 低 EMI 設計リソース
        2. 8.2.1.2 熱設計についてのリソース
        3. 8.2.1.3 PCB レイアウトについてのリソース
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

エラー アンプと補償

図 7-3 に、相互コンダクタンスのエラーアンプ (EA) を使用した Type-ll 補償器を示します。式 25 に示すように、EA の開ループゲインの支配的なポールは、EA 出力抵抗 RO-EA と、実効帯域幅制限容量 CBW で設定します。

式 25. GEA(openloop)(s)=-gm×RO-EA1+s×RO-EA×CBW

上の式では、EA の高周波ポールは無視されています。出力電圧から COMP ノードまでの補償器の伝達関数は、(内部または外部の) フィードバック抵抗ネットワークからのゲインの寄与を含めて 式 26 で計算します。

式 26. Gc(s)=v^c(s)v^out(s)=-VREFVOUT×gm×RO-EA×1+sωz11+sωp1×1+sωp2

ここで、

  • VREF は、0.8V の帰還電圧リファレンスです。
  • gm は、1.1mS の EA ゲイン相互コンダクタンスです。
  • RO-EA は、10MΩ のエラーアンプ出力インピーダンスです。
式 27. ω z 1 = 1 R C O M P × C C O M P
式 28. ω p 1 = 1 R O - E A × C C O M P + C H F + C B W ≅ 1 R O - E A × C C O M P
式 29. ωp2=1RCOMP×CCOMP||CHF+CBW≅1RCOMP×CCOMP

EA の補償部品は、原点近くの極、ゼロ、高周波極を生成します。通常、RCOMP << RO-EA かつ CCOMP >> CBW かつ CHF のため、近似値が有効です。

LM25139 エラー アンプと補償ネットワーク図 7-3 エラー アンプと補償ネットワーク