JAJSXL6 December   2025 ADS8688W

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 スイッチング特性
    8. 6.8 タイミング図
    9. 6.9 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  アナログ入力
      2. 7.3.2  アナログ入力インピーダンス
      3. 7.3.3  入力過電圧保護回路
      4. 7.3.4  プログラマブル ゲイン アンプ (PGA)
      5. 7.3.5  2 次ローパス フィルタ (LPF)
      6. 7.3.6  ADC ドライバ
      7. 7.3.7  マルチプレクサ (MUX)
      8. 7.3.8  リファレンス
        1. 7.3.8.1 内部リファレンス
        2. 7.3.8.2 外部リファレンス
      9. 7.3.9  補助チャネル
        1. 7.3.9.1 AUX チャネルの入力ドライバ
      10. 7.3.10 ADC の伝達関数
      11. 7.3.11 アラーム機能
    4. 7.4 デバイスの機能モード
      1. 7.4.1 デバイス インターフェイス
        1. 7.4.1.1 デジタル ピンの説明
          1. 7.4.1.1.1 CS (入力)
          2. 7.4.1.1.2 SCLK (入力)
          3. 7.4.1.1.3 SDI (入力)
          4. 7.4.1.1.4 SDO (出力)
          5. 7.4.1.1.5 DAISY (入力)
          6. 7.4.1.1.6 RST / PD (入力)
        2. 7.4.1.2 データ アクイジションの例
        3. 7.4.1.3 ホスト / デバイス間の接続トポロジ
          1. 7.4.1.3.1 デイジーチェーン トポロジ
          2. 7.4.1.3.2 スター トポロジ
      2. 7.4.2 デバイス モード
        1. 7.4.2.1 選択されたモードでの継続動作 (NO_OP)
        2. 7.4.2.2 フレーム中止条件 (FRAME_ABORT)
        3. 7.4.2.3 スタンバイ モード (STDBY)
        4. 7.4.2.4 パワーダウン モード (PWR_DN)
        5. 7.4.2.5 リセットによる自動チャネル イネーブル (AUTO_RST)
        6. 7.4.2.6 手動チャネル n 選択 (MAN_Ch_n)
        7. 7.4.2.7 チャネル シーケンシング モード
        8. 7.4.2.8 リセット プログラム レジスタ (RST)
  9. 8 レジスタ マップ
    1. 8.1 コマンド レジスタの説明
    2. 8.2 プログラム レジスタの説明
      1. 8.2.1 プログラム レジスタ読み取り/書き込み動作
      2. 8.2.2 プログラム レジスタ マップ
        1. 8.2.2.1 自動スキャン シーケンシング制御レジスタ
          1. 8.2.2.1.1 自動スキャン シーケンス イネーブル レジスタ (アドレス = 01h)
          2. 8.2.2.1.2 チャネル パワーダウン レジスタ (アドレス = 02h)
        2. 8.2.2.2 アラーム フラグ レジスタ (読み取り専用)
          1. 8.2.2.2.1 ALARM 概要トリップ フラグ レジスタ (アドレス = 10h)
          2. 8.2.2.2.2 アラーム フラグ レジスタ：トリップおよびアクティブ (アドレス = 11h ～ 14h)
          3. 8.2.2.2.3 アラーム スレッショルド設定レジスタ
        3. 8.2.2.3 デバイス機能選択制御レジスタ (アドレス = 03h)
        4. 8.2.2.4 範囲選択レジスタ (アドレス 05h-0Ch)
        5. 8.2.2.5 コマンド読み戻しレジスタ (アドレス = 3Fh)
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 電力自動化向け位相補償 8 チャネル多重化データ アクイジション システム
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
        3. 9.2.1.3 78
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

7.3.9.1 AUX チャネルの入力ドライバ

AUX 入力チャネルを高スループットおよび高入力周波数で使用するアプリケーションでは、内蔵の 14 ビット ADC の ac 性能を満たすには、出力インピーダンスの低い駆動アンプが必要です。入力駆動アンプの主な仕様を以下に示します。

  • 小信号帯域幅。アンプの帯域幅制限によって入力信号の減衰が発生しないことを確認するため、入力駆動アンプの小信号帯域幅は AUX 入力の帯域幅よりもはるかに高くする必要があります。代表的なデータ アクイジション システムでは、低いカットオフ周波数で、高分解能 ADC の入力にアンチエイリアス フィルタが使用されます。アンチエイリアス フィルタを駆動するアンプは、安定性のために閉ループ出力インピーダンスを小さくする必要があるため、アンプのゲイン帯域幅が広くなります。小信号帯域幅が高いと、高い入力周波数での高調波歪みも最小化されます。一般的に、アンプの帯域幅要件は、式 1 をベースとして計算できます。
    式 1. ADS8688W

    ここで

    • f–3dB は RC フィルタの 3dB 帯域幅です。
  • 歪み。式 2 に示されているように、AUX チャネルの歪み性能を達成するには、入力ドライバの歪みを、内部 ADC の仕様歪みよりも少なくとも 10dB 低くする必要があります。
    式 2. ADS8688W
  • ノイズ。システムの SNR の性能低下を防止するため、低ノイズのフロント エンド アンプを選択する場合は慎重に検討する必要があります。一般的に、データ アクイジション システムのノイズ性能がフロント エンド回路によって制限されないことを確認するには、フロント エンド回路からのノイズの寄与の合計を ADC の入力換算ノイズの 20% 未満に維持します。式 3 で説明されているように、入力ドライバ回路からのノイズは、入力アンチエイリアス フィルタの低いカットオフ周波数によって帯域制限されます。
    式 3. ADS8688W

    ここで

    • V1/f_AMP_PP はピーク ツー ピークのフリッカー ノイズです。
    • en_RMS はアンプの広帯域ノイズ密度 (nV/√ Hz) です。
    • NG はフロント エンド回路のノイズ ゲインで、バッファ構成では 1 に等しくなります。