JAJSXP4 December   2025 DLP481RE

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  保存条件
    3. 5.3  ESD 定格
    4. 5.4  推奨動作条件
    5.     11
    6.     12
    7. 5.5  熱に関する情報
    8. 5.6  電気的特性
    9. 5.7  スイッチング特性
    10. 5.8  タイミング要件
      1.      17
    11. 5.9  システム実装インターフェイスの荷重
    12. 5.10 マイクロミラー アレイの物理特性
    13. 5.11 マイクロミラー アレイの光学特性
    14. 5.12 ウィンドウの特性
    15. 5.13 チップセット コンポーネントの使用方法の仕様
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 電源インターフェイス
      2. 6.3.2 タイミング
    4. 6.4 デバイスの機能モード
    5. 6.5 光学インターフェイスおよびシステムの画質に関する検討事項
      1. 6.5.1 開口数および迷光制御
      2. 6.5.2 瞳孔一致
      3. 6.5.3 オーバーフィル照射
    6. 6.6 マイクロミラー アレイ温度の計算
    7. 6.7 マイクロミラーの電力密度の計算
    8. 6.8 ウィンドウ アパーチャイル ミネーション オーバーフィル計算
    9. 6.9 マイクロミラーのランデッド オン / ランデッド オフ デューティ サイクル
      1. 6.9.1 マイクロミラーのランデッド オン / ランデッド オフ デューティ サイクルの定義
      2. 6.9.2 DMD のランデッド デューティ サイクルと有効寿命
      3. 6.9.3 ランデッド デューティ サイクルと動作時の DMD 温度
      4. 6.9.4 製品またはアプリケーションの長期平均ランデッド デューティ サイクルの推定
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
      3. 7.2.3 アプリケーション曲線
    3. 7.3 温度センサ ダイオード
  9. 8 電源に関する推奨事項
    1. 8.1 DMD 電源のパワーアップ手順
    2. 8.2 DMD 電源のパワーダウン手順
  10. 9 レイアウト
    1. 9.1 レイアウトのガイドライン
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 サード・パーティ製品に関する免責事項
    2. 10.2 デバイス サポート
      1. 10.2.1 デバイスの命名規則
      2. 10.2.2 デバイスのマーキング
    3. 10.3 ドキュメントのサポート
      1. 10.3.1 関連資料
    4. 10.4 ドキュメントの更新通知を受け取る方法
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 静電気放電に関する注意事項
    8. 10.8 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

ピン構成および機能

DLP481RE FXM パッケージ173 ピン PGA 底面図図 4-1 FXM パッケージ173 ピン PGA 底面図
注意:

/ 0.48インチ 、、、WUXGA S460 DMD の信頼性の高い長期動作を確保するために、ピン機能表で特定されている信号のレイアウトおよび動作を適切に管理します。ボードを設計する前に具体的な詳細とガイドラインについてはTI DLP デジタル マイクロミラー デバイス向け PCB 設計要件アプリケーション レポートを参照してください。

表 4-1 ピンの機能
ピン タイプ(1) 説明 終端 パターン長 (mm)
名称 ID
D_AP (0) R2 I 高速差動データ ペア レーン A0 差動 100Ω 8.204
D_AN (0) P2 I 高速差動データ ペア レーン A0 差動 100Ω 8.201
D_AP (1) T4 I 高速差動データ ペア レーン A1 差動 100Ω 9.95
D_AN (1) T3 I 高速差動データ ペア レーン A1 差動 100Ω 9.95
D_AP (2) P1 I 高速差動データ ペア レーン A2 差動 100Ω 8.439
D_AN (2) N1 I 高速差動データ ペア レーン A2 差動 100Ω 8.44
D_AP (3) R5 I 高速差動データ ペア レーン A3 差動 100Ω 10.166
D_AN (3) R6 I 高速差動データ ペア レーン A3 差動 100Ω 10.167
D_AP (4) T5 I 高速差動データ ペア レーン A4 差動 100Ω 12.672
D_AN (4) T6 I 高速差動データ ペア レーン A4 差動 100Ω 12.673
D_AP (5) K2 I 高速差動データ ペア レーン A5 差動 100Ω 5.097
D_AN (5) L2 I 高速差動データ ペア レーン A5 差動 100Ω 5.094
D_AP (6) T7 I 高速差動データ ペア レーン A6 差動 100Ω 13.416
D_AN (6) T8 I 高速差動データ ペア レーン A6 差動 100Ω 13.416
D_AP (7) J1 I 高速差動データ ペア レーン A7 差動 100Ω 6.356
D_AN (7) K1 I 高速差動データ ペア レーン A7 差動 100Ω 6.356
DCLK_AP L1 I 高速差動クロック A 差動 100Ω 7.247
DCLK_AN M1 I 高速差動クロック A 差動 100Ω 7.247
D_BP (0) T13 I 高速差動データ ペア レーン B0 差動 100Ω 9.167
D_BN (0) T14 I 高速差動データ ペア レーン B0 差動 100Ω 9.168
D_BP (1) T17 I 高速差動データ ペア レーン B1 差動 100Ω 10.163
D_BN (1) T18 I 高速差動データ ペア レーン B1 差動 100Ω 10.163
D_BP (2) T12 I 高速差動データ ペア レーン B2 差動 100Ω 12.753
D_BN (2) T11 I 高速差動データ ペア レーン B2 差動 100Ω 12.756
D_BP (3) T15 I 高速差動データ ペア レーン B3 差動 100Ω 14.679
D_BN (3) T16 I 高速差動データ ペア レーン B3 差動 100Ω 14.684
D_BP (4) P20 I 高速差動データ ペア レーン B4 差動 100Ω 10.903
D_BN (4) N20 I 高速差動データ ペア レーン B4 差動 100Ω 10.901
D_BP (5) M20 I 高速差動データ ペア レーン B5 差動 100Ω 10.043
D_BN (5) L20 I 高速差動データ ペア レーン B5 差動 100Ω 10.042
D_BP (6) L19 I 高速差動データ ペア レーン B6 差動 100Ω 8.167
D_BN (6) K19 I 高速差動データ ペア レーン B6 差動 100Ω 8.167
D_BP (7) K20 I 高速差動データ ペア レーン B7 差動 100Ω 7.373
D_BN (7) J20 I 高速差動データ ペア レーン B7 差動 100Ω 7.373
DCLK_BP R19 I 高速差動クロック B 差動 100Ω 10.517
DCLK_BN P19 I 高速差動クロック B 差動 100Ω 10.516
D_CP (0) H1 I 高速差動データ ペア レーン C0 差動 100Ω 6.308
D_CN (0) G1 I 高速差動データ ペア レーン C0 差動 100Ω 6.308
D_CP (1) H2 I 高速差動データ ペア レーン C1 差動 100Ω 4.941
D_CN (1) G2 I 高速差動データ ペア レーン C1 差動 100Ω 4.939
D_CP (2) F1 I 高速差動データ ペア レーン C2 差動 100Ω 7.011
D_CN (2) E1 I 高速差動データ ペア レーン C2 差動 100Ω 7.009
D_CP (3) E2 I 高速差動データ ペア レーン C3 差動 100Ω 6.959
D_CN (3) D2 I 高速差動データ ペア レーン C3 差動 100Ω 6.959
D_CP (4) A4 I 高速差動データ ペア レーン C4 差動 100Ω 10.185
D_CN (4) A5 I 高速差動データ ペア レーン C4 差動 100Ω 10.185
D_CP (5) A7 I 高速差動データ ペア レーン C5 差動 100Ω 9.34
D_CN (5) A6 I 高速差動データ ペア レーン C5 差動 100Ω 9.34
D_CP (6) B7 I 高速差動データ ペア レーン C6 差動 100Ω 9.109
D_CN (6) B8 I 高速差動データ ペア レーン C6 差動 100Ω 9.11
D_CP (7) B5 I 高速差動データ ペア レーン C7 差動 100Ω 7.548
D_CN (7) B4 I 高速差動データ ペア レーン C7 差動 100Ω 7.551
DCLK_CP A9 I 高速差動クロック C 差動 100Ω 11.431
DCLK_CN A8 I 高速差動クロック C 差動 100Ω 11.429
D_DP (0) H19 I 高速差動データ ペア レーン D0 差動 100Ω 5.531
D_DN (0) G19 I 高速差動データ ペア レーン D0 差動 100Ω 5.53
D_DP (1) H20 I 高速差動データ ペア レーン D1 差動 100Ω 7.153
D_DN (1) G20 I 高速差動データ ペア レーン D1 差動 100Ω 7.152
D_DP (2) F20 I 高速差動データ ペア レーン D2 差動 100Ω 7.449
D_DN (2) E20 I 高速差動データ ペア レーン D2 差動 100Ω 7.449
D_DP (3) E19 I 高速差動データ ペア レーン D3 差動 100Ω 7.592
D_DN (3) D19 I 高速差動データ ペア レーン D3 差動 100Ω 7.592
D_DP (4) B19 I 高速差動データ ペア レーン D4 差動 100Ω 9.968
D_DN (4) B18 I 高速差動データ ペア レーン D4 差動 100Ω 9.967
D_DP (5) A18 I 高速差動データ ペア レーン D5 差動 100Ω 10.435
D_DN (5) A17 I 高速差動データ ペア レーン D5 差動 100Ω 10.435
D_DP (6) B16 I 高速差動データ ペア レーン D6 差動 100Ω 9.291
D_DN (6) B15 I 高速差動データ ペア レーン D6 差動 100Ω 9.293
D_DP (7) A16 I 高速差動データ ペア レーン D7 差動 100Ω 9.269
D_DN (7) A15 I 高速差動データ ペア レーン D7 差動 100Ω 9.274
DCLK_DP D20 I 高速差動クロック D 差動 100Ω 9.019
DCLK_DN C20 I 高速差動クロック D 差動 100Ω 9.02
LS_WDATA L3 I 低速インターフェイス(LSIF)の書き込みデータ 3.907
LS_CLK P4 I 低速インターフェイス (LSIF)クロック 4.52
LS_RDATA_A N4 O LPSDR 出力 2.812
LS_RDATA_B M3 O LPSDR 出力 2.925
LS_RDATA_C J4 O LPSDR 出力 3.54
LS_RDATA_D K3 O LPSDR 出力 3.094
DMD_DEN_ARSTZ H4 I ARSTZ 5.06
TP0 D18 I 4.175
TP1 C17 I 4.334
TP2 C18 I 0.34971
TEMP_N E17 I 温度ダイオード N 2.676
TEMP_P F17 I 温度ダイオード P 2.146
VDD A10、A12、A13、A20、B2、B10、B11、B14、C4、D1、D4、E3、E18、F3、F4、G17、J3、J18、M18、N3、N18、R3、R8、R10、R12、R13、R18、T9 P デジタル コア電源電圧
VDDI D3、F18、G4、H18、K4、K18、L18、M4 P
VRESET T2、T19 P
VBIAS R1、R20 P
VOFFSET D17、E4、T1、T20 P
VSS A3, A11, A14, A19, B3, B6, B9, B12, B13, B17, B20, C1, C2, C3, C19, F2, F19, G3, G18, H3, J2, J19, L4, M2, M19, N2, N19, P3, P18, R4, R7, R9, R11, R14, R17, T10 G グランド
N/C H17, R16, R15, P17, N17, M17, L17, K17, J17, NC 未接続ピン なし
I = 入力、O = 出力、P = 電源、G = グランド、NC = 未接続