JAJSXP6A December   2025  – September 2026 MSPM33C321A

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 機能ブロック図
  6. 5 デバイスの比較
  7. 6 ピン構成および機能
    1. 6.1 ピン配置図
    2. 6.2 ピン属性
      1.      10
    3. 6.3 信号の説明
      1.      12
      2.      13
      3.      14
      4.      15
      5.      16
      6.      17
      7.      18
      8.      19
      9.      20
      10.      21
      11.      22
      12.      23
      13.      24
      14.      25
      15.      26
      16.      27
      17.      28
      18.      29
    4. 6.4 未使用ピンの接続
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電源電流特性
      1. 7.5.1 RUN/SLEEP モード
      2. 7.5.2 STOP/STANDBY モード
      3. 7.5.3 SHUTDOWN モード
      4. 7.5.4 VBAT の消費電流
    6. 7.6  フラッシュ メモリの特性
    7. 7.7  電源シーケンス
      1. 7.7.1 電源ランプ
      2. 7.7.2 POR と BOR
      3. 7.7.3 VBAT 特性
      4. 7.7.4 タイミング特性
    8. 7.8  クロック仕様
      1. 7.8.1 システム発振器(SYSOSC)
      2. 7.8.2 高周波数クリスタル / クロック
      3. 7.8.3 システム フェーズ ロック ループ (SYSPLL)
      4. 7.8.4 低周波数発振器 (LFOSC)
      5. 7.8.5 低周波数クリスタル / クロック
    9. 7.9  アナログ仕様
      1. 7.9.1 ADC の仕様
        1. 7.9.1.1 ADC の電気的特性
        2. 7.9.1.2 ADC スイッチング特性
        3. 7.9.1.3 ADC の直線性パラメータ
        4. 7.9.1.4 代表的な接続図
      2. 7.9.2 COMP の仕様
        1. 7.9.2.1 コンパレータ電気的特性
      3. 7.9.3 VREF の仕様
        1. 7.9.3.1 VREF の電圧特性
        2. 7.9.3.2 VREF の電気的特性
      4. 7.9.4 アナログ VBOOST 仕様
        1. 7.9.4.1 アナログ マルチプレクサ VBOOST
      5. 7.9.5 温度センサ
    10. 7.10 シリアル インターフェイスの仕様
      1. 7.10.1 UART
        1. 7.10.1.1 UART
      2. 7.10.2 I2C
        1. 7.10.2.1 I2C の特性
        2. 7.10.2.2 I2C フィルタ
        3. 7.10.2.3 I2C のタイミング図
      3. 7.10.3 SPI
        1. 7.10.3.1 SPI
        2. 7.10.3.2 SPI タイミング図
      4. 7.10.4 CAN
        1. 7.10.4.1 CAN
      5. 7.10.5 QSPI
        1. 7.10.5.1 QSPI
        2. 7.10.5.2 QSPI タイミング図
      6. 7.10.6 I2S/TDM
        1. 7.10.6.1 シリアル オーディオ
        2. 7.10.6.2 I2S/TDM タイミング図
    11. 7.11 デジタル IO
    12. 7.12 TRNG
      1. 7.12.1 TRNG の電気的特性
      2. 7.12.2 TRNG スイッチング特性
    13. 7.13 エミュレーションおよびデバッグ
      1. 7.13.1 SWD のタイミング
  9. 8 詳細説明
    1. 8.1  TrustZone と FPU を搭載した Arm Cortex-M33 コア
    2. 8.2  パワー マネージメントおよびクロック ユニット (PMCU)
      1. 8.2.1 パワー マネージメント ユニット (PMU)
      2. 8.2.2 クロック モジュール (CKM)
      3. 8.2.3 動作モード
        1. 8.2.3.1 動作モード別の機能
    3. 8.3  デバイス メモリ マップ
      1. 8.3.1 メモリ構成
      2. 8.3.2 ペリフェラル メモリ マップ
    4. 8.4  NVIC 割り込みマップ
    5. 8.5  組込みフラッシュ メモリ
    6. 8.6  内蔵 SRAM
    7. 8.7  DMA
    8. 8.8  イベント マネージャ
    9. 8.9  エラー アグリゲータ モジュール (EAM)
    10. 8.10 GPIO
    11. 8.11 IOMUX
      1. 8.11.1 入力 / 出力の回路図
    12. 8.12 アナログ モジュール
      1. 8.12.1 HSADC
      2. 8.12.2 COMP
      3. 8.12.3 温度センサ
      4. 8.12.4 VREF
      5. 8.12.5 デバイスのアナログ接続
    13. 8.13 セキュリティと暗号化
      1. 8.13.1 グローバル セキュリティ コントローラ (GSC)
      2. 8.13.2 AESADV
      3. 8.13.3 SHA256
      4. 8.13.4 公開鍵暗号化アルゴリズム (PKA)
      5. 8.13.5 TRNG
      6. 8.13.6 キーストア
      7. 8.13.7 CRC
    14. 8.14 シリアル通信インターフェイス
      1. 8.14.1 UNICOMM (UART/I2C/SPI)
        1. 8.14.1.1 UART (UNICOMM)
        2. 8.14.1.2 I2C (UNICOMM)
        3. 8.14.1.3 SPI (UNICOMM)
      2. 8.14.2 CAN-FD
      3. 8.14.3 クワッド SPI (QSPI)
      4. 8.14.4 デジタル オーディオ インターフェイス - I2S/TDM
    15. 8.15 LFSS
    16. 8.16 タイマ、RTC_A、およびウォッチドッグ
      1. 8.16.1 タイマ (TIMx)
      2. 8.16.2 RTC_A
      3. 8.16.3 IWDT
      4. 8.16.4 WWDT
    17. 8.17 シリアル ワイヤ デバッグ インターフェイス
    18. 8.18 ブートストラップ ローダ (BSL)
    19. 8.19 Device Factory Constants
    20. 8.20 識別
  10. 9 アプリケーション、実装、およびレイアウト
    1. 9.1 代表的なアプリケーション
      1. 9.1.1 回路図
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 入門と次のステップ
    2. 10.2 デバイスの命名規則
    3. 10.3 ツールとソフトウェア
    4. 10.4 ドキュメントのサポート
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 静電気放電に関する注意事項
    8. 10.8 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報
    1.     付録：パッケージ･オプション

8.7 DMA

ダイレクト メモリ アクセス (DMA) コントローラを使うと、CPU を介さずに、いずれかのメモリ アドレスから別のメモリ アドレスにデータを移動できます。たとえば、DMA を使って ADC 変換メモリから SRAM にデータを移動できます。DMA を使用すると、ペリフェラルとの間でデータをやりとりするとき、CPU をウェークアップする必要がなく、低消費電力モードのまま維持できるため、システムの消費電力を削減できます。

これらのデバイスで使用される DMA は DMA_B であり、以下の主な機能をサポートしています。

  • DMA0：4 つの独立した DMA 転送チャネル
    • リセット時のセキュア リソース
    • 繰り返し転送モードをサポートする 2 つのフル機能チャネル (DMA0-DMA1)
    • 2 つの基本チャネル (DMA2-DMA3)、シングル転送モードをサポートします。
  • DMA1：12 つの独立した DMA 転送チャネル
    • リセット時の非セキュア リソース
    • 繰り返し転送モードをサポートする 6 つのフル機能チャネル (DMA0-DMA5)
    • 6 つの基本チャネル (DMA6-DMA11)、シングル転送モードをサポートします。
  • DMA チャネルの優先度を設定可能
  • バイト (8 ビット)、ショート ワード (16 ビット)、ワード (32 ビット)、ロング ワード (64 ビット)、またはバイトとワードの混合の転送機能
  • 最大 64k のブロック サイズのすべてのデータ タイプの転送をサポートする転送カウンタ
  • DMA 転送トリガの選択を設定可能
  • 他のチャネルにサービスを提供するためのアクティブ チャネル割り込み
  • ピンポン バッファ アーキテクチャのための早期割り込み生成
  • 他のチャネルでのアクティビティ完了時のチャネルのカスケード化
  • データの再構成をサポートするためのストライド モード (3 相測定アプリケーションなど)

表 8-6 に、DMA メモリ マップ レジスタの DMATCTL.DMATSEL 制御ビットを使って設定された DMA で利用可能なトリガの一覧を示します。

注: DMA0 は、PD0 のペリフェラルへのアクセスが制限されており、PD0 のPMU (SYSCTL) と UC1 のみアクセスできます。

表 8-6 DMA のトリガの割り当て
TRIGGER 0:41 DMA0 DMA1
0 ソフトウェア ソフトウェア
1 一般サブスクライバ 0 (FSUB_0) 一般サブスクライバ 0 (FSUB_0)
2 一般サブスクライバ 1 (FSUB_1) 一般サブスクライバ 1 (FSUB_1)
3

AES パブリッシャ 1

AES パブリッシャ 1
4

AES パブリッシャ 2

AES パブリッシャ 2
5

ADC0 SEQ0

ADC0 SEQ0
6

ADC0 SEQ1

ADC0 SEQ1
7 ADC0 SEQ2 ADC0 SEQ2
8 ADC0 SEQ3 ADC0 SEQ3
9

ADC1 SEQ0

ADC1 SEQ0
10

ADC1 SEQ1

ADC1 SEQ1
11 ADC1 SEQ2 ADC1 SEQ2
12 ADC1 SEQ3 ADC1 SEQ3
13 SHA パブリッシャ 1 SHA パブリッシャ 1
14 I2S0 パブリッシャ 1 I2S0 パブリッシャ 1
15 I2S0 パブリッシャ 2 I2S0 パブリッシャ 2
16 I2S1 パブリッシャ 1 I2S1 パブリッシャ 1
17 I2S1 パブリッシャ 2 I2S1 パブリッシャ 2
18 QSPI RX QSPI RX
19 QSPI TX QSPI TX
20 UC1_0.TX 予約済み
21 UC1_0.RX 予約済み
22 UC1_1.TX 予約済み
23 UC1_1.RX 予約済み
24 UC2.TX UC2.TX
25 UC2.RX UC2.RX
26 UC15_0.TX UC15_0.TX
27 UC15_0.RX UC15_0.RX
28 UC15_1.TX UC15_1.TX
29 UC15_1.RX UC15_1.RX
30 UC12.TX UC12.TX
31 UC12.RX UC12.RX
32 UC13_0.TX UC13_0.TX
33 UC13_0.RX UC13_0.RX
34 UC13_1.TX UC13_1.TX
35 UC13_1.RX UC13_1.RX
36 UC13_2.TX UC13_2.TX
37 UC13_2.RX UC13_2.RX
38 UC13_3.TX UC13_3.TX
39 UC13_3.RX UC13_3.RX
40 UC14.TX UC14.TX
41 UC14.RX UC14.RX
詳細については、『MSPM33C3x 160MHz マイコン テクニカル リファレンス マニュアル』の「DMA」の章を参照してください。