JAJT484 July 2025
図 1 に示す位相シフト フル ブリッジ (PSFB) は、高いコンバータ効率に向けて入力スイッチでソフト スイッチングを実現できるため、500W を超えるアプリケーションで一般的です。スイッチング損失は大幅に減少しますが、出力整流器には、その寄生容量がトランスのリーケージ インダクタンスで共振するため、高電圧ストレスが発生することが予想されます。これは、図 1 の Lr にモデル化されています。出力整流器の電圧ストレスは、2VINNS/NP まで上がることがあります。ここで、NP と NS はそれぞれ、トランスの 1 次巻線と 2 次巻線です。
従来、出力整流器の最大電圧ストレスを制限するには、抵抗 - コンデンサ - ダイオード (RCD) スナバなどのパッシブ スナバ [1] が必要でしたが、パッシブ スナバを使用すると電力が消費され、効率低下が生じます。
図 1 パッシブ クランプと波形を搭載した PSFB 電力段でパッシブ クランプを使用すると、電力を消費し、効率低下につながります。出典:テキサス・インスツルメンツまたは、(理想スイッチを想定して) スナバ回路で電力を消費せずに、アクティブ スナバを適用して、整流器の電圧ストレスをクランプすることもできます [2]。図 2 では、出力インダクタの前に、コンデンサ (CCL) と MOSFET (QCL) で形成されたアクティブ クランプ レグ (ACL) の挿入を示しています。出力巻線電圧がゼロ以外になると、エネルギーは 1 次側巻線から 2 次側巻線に移って出力インダクタに電力を供給すると同時に、QCL がオンになっていなくても、QCL のボディ ダイオードを通して電流が流れ、CCL が充電されます。ボディ ダイオードがすでに電流を伝導した後に QCL をオンにすると、QCL は確実にゼロ電圧スイッチング (ZVS) になります。
図 2 アクティブ クランプと波形を備えた PSFB 電力段は、パッシブ スナバとは異なり、アクティブ スナバは電力抵抗にリンギング エネルギーを消費せず、無損失スナバとして LC 共振タンクのエネルギーを循環させます。出典:テキサス・インスツルメンツCCL の電流 - 時間バランスが実効デューティ サイクル (DeffTS) の開始まで完了できるように、アクティブ クランプ MOSFET (iCL) の極性の電流が変化する前に QCL をオンにすることが重要です。言い換えれば、QCL は、アクティブ スナバの電流 - 時間バランスが意図したとおりに動作し、出力整流器電圧を CCL 電圧 (VCL) にクランプするのに十分な時間だけオンにする必要があります。つまり、QCL は DeffTS 全体を通して通電させる必要はなく、代わりに比較的短い時間だけ通電させます。したがって、DeffTS は電流 - 時間バランス (DCSBTS) が完了する時間よりも常に長く維持しながら、QCL は QCL オン時間 (DACLTS) が一定の固定オン時間を有することができます。
このアプローチでは、トランスの巻線電流が単調に上昇しないという特性において、アクティブ スナバを使用する場合の課題の 1 つを解決します。これは、ピーク電流モード制御を使用している場合、問題となることです。これは、アクティブ スナバのキャパシタ エネルギーが、1 次側からのエネルギー伝達だけに寄与しているのではなく、出力インダクタの活性化にも関与しているため起こります。DeffTS は DCSBTS より大きいため、トランス電流が単調に上昇するときにピーク電流検出が発生する場合があります。PSFB は Deff が大きいほど高効率が期待できるため、Deff >> DCSB となるような中程度から大きな負荷のかかるときに、Deff がより大きくなるよう PSFB を設計できます。軽負荷時は、コンバータは通常、不連続導通モードで動作し、同じ入出力電圧条件では Deff は連続導通モードの Deff より小さくなります。軽負荷時でも DeffTS が DCSBTS より大きくなるように、周波数低減制御やバースト モード制御を使用することができます。
CCL リップル電圧は出力整流器にかかる総電圧ストレスに影響するため、コンデンサのリップル電圧を低減するには、十分な大きさの CCL を選択する必要があります。また、Lr と CCL で形成されるインダクタ コンデンサ (LC) の共振期間が、式 1 で表されるスイッチング期間 [3] に比べて大幅に長くなるように CCL を選択する必要があります。
整流器電圧のストレスは、アクティブ スナバで VINNS/NP 付近までクランプされます。これは、クランプ回路なしでの電圧ストレスの半分です。パッシブ スナバ [1] とは異なり、アクティブ スナバは電力抵抗にリンギング エネルギーを放散させず、無損失スナバとして LC 共振タンクのエネルギーを循環させます。そのため、同じ仕様であれば、パッシブ クスナバを搭載した PSFB よりもアクティブ スナバを搭載した PSFB の方が高いコンバータ効率を期待できます。
ACL の現在のレベルを決定する要因を理解するには、ACL 自体を通過する電流フローを計算する必要があります。図 3 に、ACL 導通期間前後の波形を示します。
図 3 ACL 電流導通期間中の波形。出典:テキサス・インスツルメンツVCL が一定で Lm = ∞ と仮定すると、式 2 は、ドレインからソース間の電圧が上昇するときの出力整流器の片側の電流 (iSR2) を導出します。
iSR2 電流が一定の速度で減少すると仮定すると、式 3 は、t2 - t1 間の時間を次のように導出します。
CCL は電流 - 時間バランスを維持する必要があるため、A1 と A3 の合計面積は A2 と同じ面積になります。これらすべての情報により、iCL の 2 乗平均平方根 (RMS) 値を計算できます。式 3 に示すように、同期整流器 (SR) の出力キャパシタンス (Coss) が ACL のピーク電流を制御します。低い Coss SR FET を選択すると、ACL の RMS 電流はさらに低くなり、その結果、コンバータ効率を向上できます。
図 4 に、アクティブ クランプ付き 54V、3kW 位相シフト フル ブリッジのリファレンス デザイン であるテキサス・インスツルメンツ (TI) の波形を示します。このデザインは、TI の C2000™ マイコンで実現されたアクティブ クランプを使用した 400V 入力、54V 出力、3kW の PSFB コンバータです。この設計では、トランスの巻線比は Np:Ns = 16:3 です。ACL FET を出力インダクタの通電期間内にわずか 300ns の間オンにした場合、3kW 負荷でも、出力整流器の電圧ストレス (図 4 の Ch1) は 80V に制限されます。電圧ストレスが低いため、電圧定格が低い SR FET を使用し、優れた性能指数を得ることで、PSFB の効率をさらに向上させることができます。
図 4 アクティブ クランプ搭載、54V、3kW 位相シフト フル ブリッジのリファレンス デザインの定常状態波形。出典:テキサス・インスツルメンツこの制御方法は、ACL を 1 つ搭載したフル ブリッジ整流器に限定されるわけではありません。また、倍電流整流回路 [4] やセンター タップ型整流器など、他の種類の整流器と組み合わせたアクティブ スナバにその制御方法を適用することもできます。TI の アクティブ クランプ搭載、270W/in3 を上回る電力密度、3kW 位相シフト フル ブリッジのリファレンス デザイン は、400V 入力、12V 出力、3kW PSFB コンバータで、アクティブ クランプを搭載しており、2 次側がセンター タップ型整流器を使用しています。出力整流器のストレス (図 5 の Ch1) は、3kW 負荷で 40V に制限されます。
図 5 270W/in3 インチを上回る電力密度の定常状態波形、アクティブ クランプ搭載、3kW 位相シフト フル ブリッジのリファレンス デザイン。出典:テキサス・インスツルメンツPSFB コンバータにアクティブ スナバを実装することで、出力整流器の最大電圧ストレスが大幅に低減されます。このように電圧ストレスを低減できるので、ドレイン - ソース間電圧定格が低い SR FET を使用でき、性能指数を改善できます。アクティブ クランプはピーク電流モード制御の実装によって課題を引き起こす可能性がありますが、適切な実装を行うと、アクティブ クランプとピーク電流モード制御を調和させて使用することができます。この組み合わせにより、従来の PSFB 実装に比べて、より高い電力密度とより高い効率を実現できます。
この記事は、以前 EDN.com で公開された記事です。