9 是否需要硬體加速？

對於建構使用橢圓曲線密碼學之嵌入式系統的開發人員，若應用對延遲敏感，則可以使用具有加速功能的微控制器進行橢圓曲線運算。但這可能會導致所選微控制器比應用實際所需更為昂貴。

例如，在挑戰回應應用中，為挑戰回應機制計算 ECDSA P-384 簽章，在 80MHz Arm Cortex-M0+ 處理器上可能需要超過 2 秒，遠長於以 100Kbps (典型速率，假設使用標準 I²C 或 115200 序列通用非同步接收器與傳送器等通訊方式) 在線上傳輸所產生簽章所需的 6ms。

當轉向採用 PQC 時，較大的數位簽章和較短的計算時間會顯著改變這種動態。例如，傳輸簽章所需的線上時間增加了 48 倍，從大約 9 ms (對於 ECDSA P-384) 增加至約 420 ms (對於 ML-DSA-87)。簽章驗證運算時間從約 2,200ms (對於 ECDSA P-384) 減少至約 260 ms，這幾乎是線上傳輸簽章所需時間的一半。因此，諸如證明等應用往往更受通訊時間而非運算時間限制，使得基於 CPU 的實作更具經濟效益。圖 9-1 比較了 Arm Cortex-M0+ 和 Arm Cortex-M33 目標 MCU 上各安全級別的驗證性能。