Los ADC SAR suelen limitarse a frecuencias de muestreo de 10 a 20 MSPS. En este seminario web, se presentará una nueva familia de ADC SAR con frecuencias de muestreo de 0.5 M a 125 MSPS a 14 bits, y de 0.5 M a 65 MSPS a 16 y 18 bits. Los dispositivos de 18 bits de muestreo a 65 MSPS son >cuatro veces más rápidos que el dispositivo más similar de la competencia. Las velocidades de muestreo más rápidas permiten muestrear señales de mayor frecuencia, lograr mejoras en la SNR mediante el sobremuestreo y la decimación, y la relajación de los requisitos de filtros antialias, lo que reduce el número de componentes y el tamaño de la placa de circuito impreso.

En este seminario web, abordaremos lo siguiente:

• Introducción a la nueva familia de ADC SAR de 14, 16 y 18 bits.
• Descripción general de las especificaciones y características clave
• Uso del filtro de decimación interno para mejorar la SNR
• Relajación del filtro antialias
• Mediciones de la placa de evaluación FFT