Das ADS54J54-EVM demonstriert die Leistung eines energieeffizienten 14-Bit-Vierkanal-ADC mit 500 MSPS mit der JESD204B-Schnittstelle. Es enthält den ADS54J54-Baustein. Die JESD204B-Taktung wird durch den LMK04828 und TI-Spannungsregler zugeführt, um die erforderlichen Spannungen bereitzustellen. Der Eingang für jeden Kanal des ADC ist standardmäßig mit einer Transformatoreingangsschaltung verbunden, welche an eine einseitig geerdete 50-Ohm-Signalquelle angeschlossen werden kann. Der Taktreferenzeingang wird über einen Transformatoreingang bereitgestellt, und kann an eine einseitig geerdete 50-Ohm-Taktquelle angeschlossen werden. Ein auf der Platine integrierter LMK04828 kann dazu verwendet werden, die erforderlichen JESD204B-Takte zu erzeugen. Der Registerzugriff erfolgt über die auf der Platine integrierte USB-Verbindung und ein GUI. Eine Pin-Zuordnung nach Industriestandard JESD204B an einen FMC-Steckverbinder ermöglicht den direkten Anschluss an die Datenerfassungskarte TSW14J56 sowie an viele im Handel erhältliche FPGA-Entwicklungsplattformen.
| Typ | Titel | Neueste englische Version herunterladen | Datum | ||
|---|---|---|---|---|---|
| * | EVM User's guide | ADS54J54 EVM Users Guide (Rev. A) | 08.01.2016 | ||
| Zertifikat | ADS54J54EVM EU Declaration of Conformity (DoC) | 02.01.2019 | |||
| Benutzerhandbuch | Pipeline ADC Code Error Rate Analysis and Measurement | 03.11.2015 | |||
| Designleitfaden | ADS58J89, ADS54J54EVM Design Package (Rev. A) | 10.07.2015 |
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.