The PMP10601 reference design provides all the power supply rails necessary to power Xilinx® Zynq® 7000 series (XC7Z015) FPGA. This design uses several LMZ3 series modules, LDOs, and a DDR termination regulator to provide all the necessary rails to power the FPGA. It also features one LM3880 for power up and power down sequencing. This design uses a 12V input.
| Ausgangsspannung – Auswahlmöglichkeiten | PMP10601.1 | PMP10601.2 |
|---|---|---|
| Vin (Min) (V) | 10.8 | 10.8 |
| Vin (Max) (V) | 13.2 | 13.2 |
| Vout (Nom) (V) | 1 | 1.8 |
| Iout (Max) (A) | 6 | 2 |
| Ausgangsleistung (W) | 6 | 3.6 |
| Isoliert/Nicht isoliert | Non-Isolated | Non-Isolated |
| Eingabetyp | DC | DC |
| Topologie | Buck- Integrated Switch | Buck- Integrated Switch |
Eine voll bestückte Platine wurde nur für Test- und Leistungsvalidierung entwickelt. Sie wird nicht zum Verkauf angeboten.
Laden Sie sich sofort einsetzbare Systemdateien herunter, um Ihren Designprozess zu beschleunigen.
Testergebnisse für das Referenzdesign, mit Wirkungsgraddiagrammen, Testvoraussetzungen und mehr.
Vollständige Liste mit Designkomponenten, Referenz-Bezeichnern und Hersteller-/Teilenummern
Designdatei mit Informationen zur physikalischen Platinenschicht der Design-Platine
Detailliertes Schaltplandiagramm für Design-Layout und Komponenten
Enthält TI-Produkte in der Entwicklung und mögliche Alternativen.
| Typ | Titel | Neueste englische Version herunterladen | Datum | ||
|---|---|---|---|---|---|
| * | Prüfbericht | PMP10601 Test Results | 16.01.2015 |
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.