Dieses Referenzdesign ist ein kostengünstiger Bitfehlerprüfer (BERT) mit 12 Gb/s, der bis zu 8 Kanäle pseudozufälliger Binärsequenzen (PRBS) erzeugen und überprüfen kann. Dieses validierte Design ist eine bequeme Möglichkeit, mehrkanalige serielle Hochgeschwindigkeits-Bitströme von bis zu 12 Gb/s zu generieren und eingehende serielle Bitströme auf mögliche Bitfehler zu prüfen. Dieses Design kann als handgeführtes BERT für die Evaluierung der Signalintegrität und der Bitfehlerleistung eines Hochgeschwindigkeits-Subsystems verwendet werden.
Eine voll bestückte Platine wurde nur für Test- und Leistungsvalidierung entwickelt. Sie wird nicht zum Verkauf angeboten.
Laden Sie sich sofort einsetzbare Systemdateien herunter, um Ihren Designprozess zu beschleunigen.
Überblick über Referenzdesigns und verifizierte Leistungstestdaten
Detaillierter Überblick über das Design-Layout zur Bestimmung der Position der Komponenten
Vollständige Liste mit Designkomponenten, Referenz-Bezeichnern und Hersteller-/Teilenummern
Dateien für 3D-Modelle oder 2D-Zeichnungen von IC-Komponenten
Designdatei mit Informationen zur physikalischen Platinenschicht der Design-Platine
Leiterplattenschicht-Plotdatei zur Erstellung des Design-Layouts der Leiterplatte
Detailliertes Schaltplandiagramm für Design-Layout und Komponenten
Enthält TI-Produkte in der Entwicklung und mögliche Alternativen.
| Typ | Titel | Neueste englische Version herunterladen | Datum | ||
|---|---|---|---|---|---|
| * | Designleitfaden | 12-Gbps BERT Board Reference Design | 16.05.2016 | ||
| Technischer Artikel | Eye doctor: Reflections and how to deal with them in high-speed systems | PDF | HTML | 08.09.2016 |
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.