Este diseño de referencia interactúa con las placas de EVM del procesador Jacinto™ 7 a través del conector de expansión Ethernet RGMII. Se agregan cuatro conexiones Ethernet automotrices a través de las capas físicas (PHY) Ethernet automotrices de TI. Este diseño muestra una implementación con el PHY Ethernet de par único (SPE) de DP83TC818S-Q1 100 Mbps y DP83TG721S-Q1 1000 Mbps de TI. Se utiliza una red de acoplamiento para acoplar en 12 V a la línea de datos.
Se desarrolló una placa completamente integrada únicamente para pruebas y validación de rendimiento y no está disponible para la venta.
Descargue archivos de sistema listos para usar para acelerar su proceso de diseño.
Descripción general del diseño de referencia y datos de las pruebas de rendimiento verificadas
Descripción detallada del diseño para la instalación de componentes
Lista completa de componentes de diseño, designadores de referencia y números de fabricantes/piezas
Archivos para modelos 3D o dibujos 2D de componentes de IC
Fichero de diseño que contiene información sobre la capa física de la PCB de diseño
Archivo de trazado de capas de PCB para generar el trazado del diseño de PCB
Diagrama esquemático detallado del diseño y los componentes
Incluye productos de TI en el diseño y posibles alternativas.
| Tipo | Título | Descargar la versión más reciente en inglés | Fecha | ||
|---|---|---|---|---|---|
| * | Guía de diseño | 4 × Automotive Ethernet PHY Expansion for 100/1000Base-T1 Reference Design for Jacinto 7 Processors | PDF | HTML | 13/10/2024 |
El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.
Si tiene alguna pregunta sobre la calidad, el empaquetado o el pedido de productos de TI, consulte el servicio de asistencia de TI.