Este diseño de referencia utiliza el controlador multifásico TPS53681 y las etapas de potencia inteligentes CSD95490Q5MC para implementar un diseño de alto rendimiento adecuado para alimentar el carril VCCINT de 0.85 V, 200 A, de una FPGA Xilinx™ Ultrascale+™. La salida secundaria del controlador se puede utilizar para alimentar un carril auxiliar de la FPGA. Las etapas de potencia inteligentes y el bus de gestión de potencia PMBus™ integrado permiten un fácil ajuste de la tensión de salida y telemetría de los parámetros de diseño clave.
El diseño permite la configuración, el ajuste VID y el ajuste de compensación de la fuente de alimentación, a la vez que proporciona supervisión de la tensión de entrada y salida, la corriente, la potencia y la temperatura. El diseñador Fusion Digital Power™ de TI se utiliza para la programación, supervisión, validación y caracterización del sistema.
| Opciones de tensión de salida | TIDA-050020.1 |
|---|---|
| Tensión de entrada (Min) (V) | 10.8 |
| Tensión de entrada (Máx) (V) | 13.2 |
| Tensión de salida (Nom) (V) | .9 |
| Amperímetro de salida (Máx) (A) | 200 |
| Potencia de salida (W) | 180 |
| Aislado/Sin aislar | Non-Isolated |
| Tipo de entrada | DC |
| Topología | Buck- Multiphase^Buck- Synchronous |
Se desarrolló una placa completamente integrada únicamente para pruebas y validación de rendimiento y no está disponible para la venta.
Descargue archivos de sistema listos para usar para acelerar su proceso de diseño.
Descripción general del diseño de referencia y datos de las pruebas de rendimiento verificadas
Descripción detallada del diseño para la instalación de componentes
Lista completa de componentes de diseño, designadores de referencia y números de fabricantes/piezas
Fichero de diseño que contiene información sobre la capa física de la PCB de diseño
Archivo de trazado de capas de PCB para generar el trazado del diseño de PCB
Diagrama esquemático detallado del diseño y los componentes
Incluye productos de TI en el diseño y posibles alternativas.
| Tipo | Título | Descargar la versión más reciente en inglés | Fecha | ||
|---|---|---|---|---|---|
| * | Guía de diseño | PMBus voltage regulator reference design for Xilinx Ultrascale+ FPGAs | 20/02/2019 |
El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.
Si tiene alguna pregunta sobre la calidad, el empaquetado o el pedido de productos de TI, consulte el servicio de asistencia de TI.