TIDEP0070
用於在 66AK2Gx 系統中提高記憶體可靠性的 DDR ECC 參考設計
TIDEP0070
概覽
此參考設計以 66AK2Gx 多核心 DSP + ARM 處理器系統單晶片 (SoC) 為基礎，說明高可靠性應用中支援錯誤修正程式碼 (ECC) 的雙資料速率 (DDR) 記憶體介面之系統考量。 該設計能讓開發人員討論系統介面、電路板硬體、軟體、輸送量性能及診斷程序，快速實作高可靠性的解決方案。
特點
- 最佳化的高速訊號路由
- 表面裝載 PCIe x1 插槽
- AC 耦合電容器位置範例
- 建議的差動對間距範例
已開發完全組裝的電路板，僅供測試與性能驗證，且為非賣品。
設計檔案與產品
設計檔案
下載立即可用的系統檔案以加速您的設計流程。
產品
設計與潛在替代方案中包括 TI 產品。
技術文件
=
TI 所選的重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 2
| 類型 | 標題 | 下載最新的英文版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 設計指南 | DDR ECC Reference Design to Improve Memory Reliability in 66AK2Gx-Based Systems (Rev. B) | 2018/6/12 | |||
| * | 設計指南 | PCI-Express PCB Design Considerations for the K2Gx GP EVM Design Guide (Rev. A) | 2018/6/12 |