JAJSIG9A July 2020 – April 2021 DRV8706-Q1
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
分割 HS/LS ソレノイド制御モードでは、GH1 および GL2 ゲート・ドライバ出力のみがアクティブになります。GH1 出力は IN1/EN により制御され、GL2 出力は IN2/PH により制御されます。このモードでは、H ブリッジを構成して、反対のハイサイドとローサイドの外部 MOSFET 間のフローティング・ソレノイド負荷を駆動できます。
分割 HS/LS 制御モードでは、nHIZx ピンと S_HIZx レジスタ機能がディセーブルになります。nHIZx ピンは、切断または GND に接続した状態のままにできます。H ブリッジは、DRVOFF ピンまたは SPI デバイス上の EN_DRV レジスタ設定により、Hi-Z 状態に設定できます。
IN1/EN | IN2/PH | GH1 | GL1 | GH2 | GL2 | 説明 |
---|---|---|---|---|---|---|
0 | X | L | 非アクティブ | 非アクティブ | X | ソレノイド、ディセーブル状態 |
1 | X | H | 非アクティブ | 非アクティブ | X | ソレノイド、イネーブル状態 |
x | 0 | X | 非アクティブ | 非アクティブ | L | ソレノイド、PWM オフ |
x | 1 | X | 非アクティブ | 非アクティブ | H | ソレノイド、PWM オン |