JAJSME9A July   2023  – September 2023 LM74912-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 改訂履歴
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 スイッチング特性
    7. 6.7 標準的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 チャージ・ポンプ
      2. 8.3.2 デュアル・ゲート制御 (DGATE、HGATE)
        1. 8.3.2.1 バッテリ逆接続保護 (A、C、DGATE)
        2. 8.3.2.2 負荷切断スイッチ制御 (HGATE、OUT)
      3. 8.3.3 短絡保護 (CS+、CS-、ISCP)
      4. 8.3.4 過電圧保護およびバッテリ電圧センシング (SW、OV、UVLO)
      5. 8.3.5 低 IQ SLEEP モード (SLEEP、SLEEP_OV)
    4. 8.4 デバイスの機能モード
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 12V (代表値) バッテリ逆接続保護アプリケーション
      1. 9.2.1 12V バッテリ保護の設計要件
      2. 9.2.2 車載バッテリ逆接続保護
        1. 9.2.2.1 入力過渡保護：ISO 7637-2 パルス 1
        2. 9.2.2.2 AC 重畳入力の整流：ISO 16750-2 および LV124 E-06
        3. 9.2.2.3 入力マイクロ短路保護：LV124 E-10
      3. 9.2.3 詳細な設計手順
        1. 9.2.3.1 設計上の考慮事項
        2. 9.2.3.2 チャージ・ポンプ容量 VCAP
        3. 9.2.3.3 入力、電源、および出力容量
        4. 9.2.3.4 ホールドアップ容量
        5. 9.2.3.5 過電圧保護とバッテリ監視
        6. 9.2.3.6 短絡電流スレッショルドの選択
          1. 9.2.3.6.1 短絡保護用のスケーリング抵抗 RSET と RISCP の選択
      4. 9.2.4 MOSFET の選択：ブロッキング MOSFET Q1
      5. 9.2.5 MOSFET の選択：ホットスワップ MOSFET Q2
      6. 9.2.6 TVS の選択
      7. 9.2.7 アプリケーション曲線
    3. 9.3 設計のベスト・プラクティス
    4. 9.4 電源に関する推奨事項
      1. 9.4.1 過渡保護
      2. 9.4.2 12V バッテリ・システム用の TVS の選択
      3. 9.4.3 24V バッテリ・システム用の TVS の選択
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
      2. 9.5.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 サポート・リソース
    3. 10.3 商標
    4. 10.4 静電気放電に関する注意事項
    5. 10.5 用語集
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

9.2.2.3 入力マイクロ短路保護：LV124 E-10

LV124 規格で規定されている E-10 テストは、接点の問題またはリレー・バウンスによる電源入力の短時間中断に対する電子モジュールの耐性をチェックします。このテスト (ケース 2) では、わずか 10μs～数 ms の間、入力にマイクロ短絡を印加します。機能パス・ステータス A を取得するには、電子モジュールが E-10 テスト (ケース 2) 中に 100μs の持続時間で中断なく動作することが求められます。LM74912-Q1 - DGATE および HGATE のデュアル・ゲート駆動アーキテクチャにより、シングル・ゲート駆動コントローラに比べて出力のホールドアップ容量が最適な機能パス・ステータス A を実現できます。入力のマイクロ短絡が 100μs に印加されると、LM74912-Q1 は DGATE を 0.5μs 以内にアノード (MOSFET のソース) に短絡することで MOSFET Q1 を迅速にオフにして出力の放電を防止します。また、HGATE は MOSFET Q2 をオンに維持し、入力短絡が解消した後に迅速に回復できるようにします。

E10 入力電源切断テスト・ケース 2 中の LM74912-Q1 の性能を図 9-4 に示します。入力短絡が解消した後、入力電圧は回復し、MOSFET Q1 は 130μs 以内に再びオンになります。デュアル・ゲート・ドライブ・トポロジにより、テスト中 MOSFET Q2 をオンに維持できるため、入力電力をより高速に復元できる点に注意してください。持続時間全体にわたって出力電圧が変動しないため、機能ステータス A を実現します。

GUID-20230705-SS0I-GS0Q-XJNM-W2KX4ZGM0LSG-low.png図 9-4 入力マイクロ短絡 - LV124 E10 TC 2 100μs