JAJS785I October   1997  – February 2024 LMC6482 , LMC6484

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. ピン構成および機能
  6. 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報 (LMC6482)
    5. 5.5 熱に関する情報 (LMC6484)
    6. 5.6 電気的特性:VS = 5V
    7. 5.7 電気的特性:VS = 3V
    8. 5.8 代表的特性
  7. 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 アンプ トポロジ
      2. 6.3.2 入力同相電圧範囲
      3. 6.3.3 レール ツー レール出力
    4. 6.4 デバイスの機能モード
  8. アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 アプリケーションのアップグレード
      2. 7.1.2 データ アクイジション システム
      3. 7.1.3 計測回路
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 3V 単一電源バッファ回路
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
          1. 7.2.1.2.1 容量性負荷補償
          2. 7.2.1.2.2 容量性負荷の許容誤差
          3. 7.2.1.2.3 入力容量の補償
          4. 7.2.1.2.4 オフセット電圧の調整
        3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 代表的な単一電源アプリケーション
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 開発サポート
        1. 8.1.1.1 SPICE マクロモデル
        2. 8.1.1.2 PSpice® for TI
        3. 8.1.1.3 TINA-TI™シミュレーション・ソフトウェア (無償ダウンロード)
        4. 8.1.1.4 DIP アダプタ評価基板
        5. 8.1.1.5 DIYAMP-EVM
        6. 8.1.1.6 TI のリファレンス・デザイン
        7. 8.1.1.7 フィルタ設計ツール
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. Revision History
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • D|8
  • P|8
  • DGK|8
サーマルパッド・メカニカル・データ
発注情報

計測回路

LMC648x は、計測回路の設計に必要な高い入力インピーダンス、広い同相範囲、高い CMRR を特長としています。LMC648x を使用して設計された計測回路は、ほとんどの計測アンプよりも広い範囲の同相信号を除去できます。このため、LMC648x を使用して設計された計測回路は、ノイズの多い産業環境において非常に優れた選択肢となります。これらの特長は、分析医療機器、磁界検出器、ガス検出器、シリコン ベースのトランスデューサなどのアプリケーションでもメリットがあります。

値の小さいポテンショメータを RG と直列に使用し て、図 7-2 の 3 オペアンプ計測回路の差動ゲインを設定します。値の大きいポテンショメータ 1 つの代わりにこの組み合わせを使用するのは、ゲイン トリム精度を高め、振動による誤差を低減するためです。RES11A マッチング抵抗ペア シリーズを使用すると、精度の向上、コストの削減、基板面積の削減に役立つ改良された設計を実現できます。

GUID-20231030-SS0I-6GWQ-4WBG-BRTSVJRKSDWV-low.svg図 7-2 低消費電力、3 オペアンプ計測アンプ

図 7-3 に、2 つのマッチング抵抗ペアを使用して、高精度、高 CMRR 、低ドリフトの計測アンプを実現する方法を示します。1:4 の比率を使用すると、 36V/V のゲインを簡単に実装できます。利用可能なさまざまな比を使用することで、他のゲイン オプションも実現可能です。図 7-2 の元の実装には、非常に高い同相信号除去比とゲイン精度を実現するには、性能が非常に高い 0.01% の抵抗と 2 つのポテンショメータが必要であるという欠点があります。高精度の抵抗は非常に高価で、基板レイアウトのサイズと複雑さが増大する可能性があります。もう 1 つの欠点は、ディスクリート抵抗の温度ドリフトによりゲイン誤差が増加することで、これは容易に補償できません。

RES11A マッチング抵抗ペアは、 0.05% 未満の優れたマッチングにより、高い同相除去性能とゲイン誤差性能を実現します。これらの抵抗は同じ基板上にあるため、ドリフト方向が同じになり、ゲイン誤差ドリフトなどの温度に関連する誤差を最小限に抑えることができます。ディスクリート抵抗と比較した RES11A の利点の詳細な分析については、『高精度のマッチング分圧抵抗ペアを使用した差動アンプ回路の CMRR の最適化』アプリケーション ノートを参照してください。

GUID-20231026-SS0I-PBJ8-QRF6-SNRHCXJPZQQZ-low.svg図 7-3 RES11A を使用して改良した低消費電力、 3 オペアンプ計測アンプ

図 7-4 に、100V/V のゲイン用に設計された 2 オペアンプ計測アンプを示し ます。オフセット電圧、CMRR、ゲインについて、低感度のトリミングが行われています。低コストと低消費電力が、この 2 オペアンプ回路の主な利点です。図 7-5 には、この回路に RES11A を使用した 10V/V のゲイン用の代替回路を示します。

より周波数が高く、同相範囲が広いアプリケーションでは、3 オペアンプ計測アンプが最適です。

GUID-20231030-SS0I-9SMZ-QFM9-PZNQ3J80V4C9-low.svg図 7-4 低消費電力、2 オペアンプ計測アンプ
GUID-20231026-SS0I-NBLF-934K-LQ6QRT4CWBJM-low.svg図 7-5 RES11A を使用した低消費電力、2 オペアンプ計測アンプ