JAJSO67 january   2023 MCT8329A

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. 改訂履歴
  6. ピン構成および機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格 (通信機器)
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報 (1 パッケージ)
    5. 6.5 電気的特性
    6. 6.6 スタンダード・モードとファースト・モードの SDA および SCL バスの特性
    7. 6.7 代表的な特性
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  3 相 BLDC ゲート・ドライバ
      2. 7.3.2  ゲート駆動アーキテクチャ
        1. 7.3.2.1 デッドタイムによるクロス導通の防止
      3. 7.3.3  AVDD リニア電圧レギュレータ
      4. 7.3.4  DVDD 電圧レギュレータ
        1. 7.3.4.1 AVDD から VREG への電力供給
        2. 7.3.4.2 VREG 用の外部電源
        3. 7.3.4.3 VREG 電源用外部 MOSFET
      5. 7.3.5  ローサイド電流検出アンプ
      6. 7.3.6  デバイス・インターフェイス・モード
        1. 7.3.6.1 インターフェイス - 制御と監視
        2. 7.3.6.2 I2C インターフェイス
      7. 7.3.7  モーター制御入力オプション
        1. 7.3.7.1 アナログ・モードのモーター制御
        2. 7.3.7.2 PWM モード・モーター制御
        3. 7.3.7.3 周波数モード・モーター制御
        4. 7.3.7.4 I2C 方式のモーター制御
        5. 7.3.7.5 入力制御信号プロファイル
          1. 7.3.7.5.1 リニア制御プロファイル
          2. 7.3.7.5.2 階段制御プロファイル
          3. 7.3.7.5.3 双方向プロファイル
        6. 7.3.7.6 プロファイラを使わない制御入力の伝達関数
      8. 7.3.8  異なる初期条件でのモーターの起動
        1. 7.3.8.1 ケース 1 – モーターが停止
        2. 7.3.8.2 ケース 2 – モーターが正方向に回転
        3. 7.3.8.3 ケース 3 – モーターが逆方向に回転
      9. 7.3.9  モーターの起動シーケンス (MSS)
        1. 7.3.9.1 初期速度検出 (ISD)
        2. 7.3.9.2 モーターの再同期化
        3. 7.3.9.3 リバース・ドライブ
        4. 7.3.9.4 モーター起動
          1. 7.3.9.4.1 アライン
          2. 7.3.9.4.2 ダブル・アライン
          3. 7.3.9.4.3 初期位置検出 (IPD)
            1. 7.3.9.4.3.1 IPD の動作
            2. 7.3.9.4.3.2 IPD 解放
            3. 7.3.9.4.3.3 IPD アドバンス角度
          4. 7.3.9.4.4 スロー・ファースト・サイクル起動
          5. 7.3.9.4.5 開ループ
          6. 7.3.9.4.6 開ループから閉ループへの遷移
      10. 7.3.10 閉ループ制御
        1. 7.3.10.1 120o 整流
          1. 7.3.10.1.1 ハイサイド変調
          2. 7.3.10.1.2 ローサイド変調
          3. 7.3.10.1.3 混合変調
        2. 7.3.10.2 可変整流
        3. 7.3.10.3 進角制御
        4. 7.3.10.4 閉ループ加速
      11. 7.3.11 速度ループ
      12. 7.3.12 電力ループ
      13. 7.3.13 電圧サージ防止 (AVS)
      14. 7.3.14 出力 PWM スイッチング周波数
      15. 7.3.15 短いスタートアップ時間 (50ms 未満)
        1. 7.3.15.1 BEMF スレッショルド
        2. 7.3.15.2 動的消磁
      16. 7.3.16 迅速な減速
      17. 7.3.17 ダイナミック電圧スケーリング
      18. 7.3.18 モーター停止オプション
        1. 7.3.18.1 コースト (ハイ・インピーダンス) モード
        2. 7.3.18.2 還流モード
        3. 7.3.18.3 ローサイド・ブレーキ
        4. 7.3.18.4 ハイサイド・ブレーキ
        5. 7.3.18.5 アクティブ・スピン・ダウン
      19. 7.3.19 FG 構成
        1. 7.3.19.1 FG 出力周波数
        2. 7.3.19.2 開ループ中の FG
        3. 7.3.19.3 モーター停止時の FG
        4. 7.3.19.4 フォルト中の FG の動作
      20. 7.3.20 保護機能
        1. 7.3.20.1  PVDD 電源低電圧誤動作防止 (PVDD_UV)
        2. 7.3.20.2  AVDD パワーオン・リセット (AVDD_POR)
        3. 7.3.20.3  GVDD 低電圧誤動作防止 (GVDD_UV)
        4. 7.3.20.4  BST 低電圧誤動作防止 (BST_UV)
        5. 7.3.20.5  MOSFET VDS 過電流保護 (VDS_OCP)
        6. 7.3.20.6  VSENSE 過電流保護 (SEN_OCP)
        7. 7.3.20.7  サーマル・シャットダウン (OTSD)
        8. 7.3.20.8  サイクル単位の (CBC) 電流制限 (CBC_ILIMIT)
          1. 7.3.20.8.1 CBC_ILIMIT 自動復帰、次の PWM サイクル (CBC_ILIMIT_MODE = 000xb)
          2. 7.3.20.8.2 CBC_ILIMIT 自動復帰、スレッショルド方式 (CBC_ILIMIT_MODE = 001xb)
          3. 7.3.20.8.3 CBC_ILIMIT 自動復帰、'n' PWM サイクル後 (CBC_ILIMIT_MODE = 010xb)
          4. 7.3.20.8.4 CBC_ILIMIT 通知のみ (CBC_ILIMIT_MODE = 0110b)
          5. 7.3.20.8.5 CBC_ILIMIT 無効 (CBC_ILIMIT_MODE = 0111b または 1xxxb)
        9. 7.3.20.9  ロック検出電流制限 (LOCK_ILIMIT)
          1. 7.3.20.9.1 LOCK_ILIMIT ラッチ付きシャットダウン (LOCK_ILIMIT_MODE = 00xxb)
          2. 7.3.20.9.2 LOCK_ILIMIT 自動復帰 (LOCK_ILIMIT_MODE = 01xxb)
          3. 7.3.20.9.3 LOCK_ILIMIT 通知のみ (LOCK_ILIMIT_MODE = 1000b)
          4. 7.3.20.9.4 LOCK_ILIMIT 無効 (LOCK_ILIMIT_MODE = 1xx1b)
        10. 7.3.20.10 モーター・ロック (MTR_LCK)
          1. 7.3.20.10.1 MTR_LCK ラッチ付きシャットダウン (MTR_LCK_MODE = 00xxb)
          2. 7.3.20.10.2 MTR_LCK 自動復帰 (MTR_LCK_MODE= 01xxb)
          3. 7.3.20.10.3 MTR_LCK 通知のみ (MTR_LCK_MODE = 1000b)
          4. 7.3.20.10.4 MTR_LCK 無効 (MTR_LCK_MODE = 1xx1b)
        11. 7.3.20.11 モーター・ロック検出
          1. 7.3.20.11.1 ロック 1:異常速度 (ABN_SPEED)
          2. 7.3.20.11.2 ロック 2:同期の喪失 (LOSS_OF_SYNC)
          3. 7.3.20.11.3 ロック 3:モーターなしフォルト (NO_MTR)
        12. 7.3.20.12 IPD フォルト
    4. 7.4 デバイスの機能モード
      1. 7.4.1 機能モード
        1. 7.4.1.1 スリープ・モード
        2. 7.4.1.2 スタンバイ・モード
        3. 7.4.1.3 フォルト・リセット (CLR_FLT)
    5. 7.5 外部インターフェイス
      1. 7.5.1 DRVOFF - ゲート・ドライバ・シャットダウン機能
      2. 7.5.2 DAC 出力
      3. 7.5.3 電流検出アンプ出力
      4. 7.5.4 発振器ソース
        1. 7.5.4.1 外部クロック・ソース
    6. 7.6 EEPROM アクセスと I2C インターフェイス
      1. 7.6.1 EEPROM アクセス
        1. 7.6.1.1 EEPROM 書き込み
        2. 7.6.1.2 EEPROM 読み出し
      2. 7.6.2 I2C シリアル・インターフェイス
        1. 7.6.2.1 I2C データ・ワード
        2. 7.6.2.2 I2C 書き込み動作
        3. 7.6.2.3 I2C 読み出し動作
        4. 7.6.2.4 I2C 通信プロトコル・パケットの例
        5. 7.6.2.5 内部バッファ
        6. 7.6.2.6 CRC バイト計算
    7. 7.7 EEPROM (不揮発性) レジスタ・マップ
      1. 7.7.1 Algorithm_Configuration レジスタ
      2. 7.7.2 Fault_Configuration レジスタ
      3. 7.7.3 Hardware_Configuration レジスタ
      4. 7.7.4 Gate_Driver_Configuration レジスタ
    8. 7.8 RAM (揮発性) レジスタ・マップ
      1. 7.8.1 Fault_Status レジスタ
      2. 7.8.2 System_Status レジスタ
      3. 7.8.3 Algo_Control レジスタ
      4. 7.8.4 Device_Control レジスタ
      5. 7.8.5 Algorithm_Variables レジスタ
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 詳細な設計手順
      2. 8.2.2 ブートストラップ・コンデンサと GVDD コンデンサの選択
      3. 8.2.3 VREG 電源用外部 MOSFET の選択
      4. 8.2.4 ゲート駆動電流
      5. 8.2.5 ゲート抵抗の選択
      6. 8.2.6 大電力設計におけるシステムの考慮事項
      7. 8.2.7 コンデンサの電圧定格
      8. 8.2.8 外部出力段部品
      9. 8.2.9 アプリケーション曲線
        1. 8.2.9.1 モーター起動
        2. 8.2.9.2 120o 整流と可変整流
        3. 8.2.9.3 高速起動時間
        4. 8.2.9.4 BEMF スレッショルドの設定
        5. 8.2.9.5 最大速度
        6. 8.2.9.6 より迅速な減速
  10. 電源に関する推奨事項
    1. 9.1 バルク容量
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
    3. 10.3 熱に関する注意事項
      1. 10.3.1 消費電力
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 サポート・リソース
    3. 11.3 商標
    4. 11.4 静電気放電に関する注意事項
    5. 11.5 用語集
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

電気的特性

4.5V ≦ VPVDD ≦ 60V、-40℃ ≦ TJ ≦ 150℃ (特に記述のない限り)。標準値には TA = 25℃、VPVDD = 24V が適用されます。
パラメータ テスト条件 最小値 標準値 最大値 単位
電源 (PVDD、GVDD、AVDD、DVDD、VREG、GCTRL)
IPVDDQ PVDD スリープ・モード電流 VPVDD = 24V、VSPEED/WAKE = 0、TA = 25℃、AVDD を VREG に接続 3 5 µA
VSPEED/WAKE = 0、TA = 125℃、AVDD を VREG に接続 3.5 6 µA
IPVDDS PVDD スタンバイ・モード電流 VPVDD = 24V、VSPEED/WAKE < VEN_SB、DRVOFF = Low、TA = 25℃、AVDD を VREG に接続 25 28 mA
VSPEED/WAKE < VEN_SB、DRVOFF = Low、AVDD を VREG に接続 25 28 mA
IPVDD PVDD アクティブ・モード電流 VPVDD = 24V、VSPEED/WAKE > VEX_SL、PWM_FREQ_OUT = 10000b (25kHz)、TJ = 25℃、FET もモーターも未接続、AVDD を VREG に接続 28 30 mA
VPVDD = 24V、VSPEED/WAKE > VEX_SL、PWM_FREQ_OUT = 10000b (25kHz)、FET もモーターも未接続、AVDD を VREG に接続 28 30 mA
VPVDD = 8V、VSPEED/WAKE > VEX_SL、PWM_FREQ_OUT = 10000b (25kHz)、TJ = 25℃、FET もモーターも未接続、AVDD は VREG に未接続、VREG = 3.3V (外部) 8.5 14.1 mA
VPVDD = 24V、VSPEED/WAKE > VEX_SL、PWM_FREQ_OUT = 10000b (25kHz)、FET もモーターも未接続、AVDD は VREG に未接続、VREG = 3.3V (外部) 8.5 11.1 mA
IVREG VREG ピン・アクティブ・モード電流 VSPEED/WAKE > VEX_SL、PWM_FREQ_OUT = 10000b (25kHz)、VREG を AVDD に接続 25 mA
ILBSx ブートストラップ・ピンのリーク電流 VBSTx = VSHx = 60V、VGVDD = 0V、VSPEED/WAKE = Low 5 10 16 µA
ILBS_TRAN ブートストラップ・ピンのアクティブ・モードの過渡リーク電流  GLx = GHx = 20kHz でスイッチング、FET 未接続 60 115 300 µA
VGVDD_RT GVDD ゲート・ドライバ・レギュレータ電圧 (室温) VPVDD ≧ 40V、IGS = 10mA、TJ = 25℃ 11.8 13 15 V
22V ≦ VPVDD ≦ 40V、IGS = 30mA、TJ = 25℃ 11.8 13 15 V
8V ≦ VPVDD ≦ 22V、IGS = 30mA、TJ = 25℃ 11.8 13 15 V
6.75V ≦ VPVDD ≦ 8V、IGS = 10mA、TJ = 25℃ 11.8 13 14.5 V
4.5V ≦ VPVDD ≦ 6.75V、IGS = 10mA、TJ = 25℃ 2 * VPVDD - 1 13.5 V
VGVDD GVDD ゲート・ドライバ・レギュレータ電圧  VPVDD ≧ 40V、IGS = 10mA 11.5 15.5 V
22V ≦ VPVDD ≦ 40V、IGS = 30mA 11.5 15.5 V
8V ≦ VPVDD ≦ 22V、IGS = 30mA 11.5 15.5 V
6.75V ≦ VPVDD ≦ 8V、IGS = 10mA 11.5 14.5 V
4.5V ≦ VPVDD ≦ 6.75V、IGS = 10mA 2 * VPVDD - 1.4 13.5 V
VAVDD_RT AVDD アナログ・レギュレータ電圧 (室温) VPVDD ≧ 6V、0mA ≦ IAVDD ≦ 30mA、TJ = 25℃ 3.26 3.3 3.33 V
VPVDD ≧ 6V、30mA ≦ IAVDD ≦ 80mA、TJ = 25℃ 3.2 3.3 3.4 V
VPVDD ≦ 6V、0mA ≦ IAVDD ≦ 50mA、TJ = 25℃ 3.13 3.3 3.46 V
VDVDD デジタル・レギュレータ電圧 VREG = 3.3V 1.4 1.55 1.65 V
VAVDD AVDD アナログ・レギュレータ電圧 VPVDD ≧ 6V、0mA ≦ IAVDD ≦ 80mA  3.2 3.3 3.4 V
VPVDD ≦ 6V、0mA ≦ IAVDD ≦ 50mA 3.125 3.3 3.5 V
VGCTRL ゲート制御電圧 VPVDD > 4.5V 4.9 5.7 6.5 V
ゲート・ドライバ (GHx、GLx、SHx、SLx)
VGSHx_LO ハイサイド・ゲート駆動の Low レベル電圧 IGHx = -100mA、VGVDD = 12V、FET 未接続 0.05 0.11 0.24 V
VGSHx_HI ハイサイド・ゲート駆動の High レベル電圧 (VBSTx - VGHx) IGHx = 100mA、VGVDD = 12V、FET 未接続 0.28 0.44 0.82 V
VGSLx_LO ローサイド・ゲート駆動の Low レベル電圧 IGLx = -100mA、VGVDD = 12V、FET 未接続 0.05 0.11 0.27 V
VGSLx_HI ローサイド・ゲート駆動の High レベル電圧 (VGVDD - VGLx) IGLx = 100mA、VGVDD = 12V、FET 未接続 0.28 0.44 0.82 V
RDS(ON)_PU_HS ハイサイド・プルアップ・スイッチ抵抗 IGHx = 100mA、VGVDD = 12V 2.7 4.5 8.4
RDS(ON)_PD_HS ハイサイド・プルダウン・スイッチ抵抗 IGHx = 100mA、VGVDD = 12V 0.5 1.1 2.4
RDS(ON)_PU_LS ローサイド・プルアップ・スイッチ抵抗 IGLx = 100mA、VGVDD = 12V 2.7 4.5 8.3
RDS(ON)_PD_LS ローサイド・プルダウン・スイッチ抵抗 IGLx = 100mA、VGVDD = 12V 0.5 1.1 2.8
IDRIVEP_HS ハイサイド・ピーク・ソース・ゲート電流 VGSHx = 12V 550 1,000 1575 mA
IDRIVEN_HS ハイサイド・ピーク・シンク・ゲート電流 VGSHx = 0V 1150 2000 2675 mA
IDRIVEP_LS ローサイド・ピーク・ソース・ゲート電流 VGSLx = 12V 550 1000 1575 mA
IDRIVEN_LS ローサイド・ピーク・シンク・ゲート電流 VGSLx = 0V 1150 2000 2675 mA
RPD_LS ローサイド・パッシブ・プルダウン GLx から LSS 80 100 120
RPDSA_HS ハイサイド・セミアクティブ・プルダウン GHx から SHx、VGSHx = 2V 8 10 12.5
ブートストラップ・ダイオード
VBOOTD ブートストラップ・ダイオードの順方向電圧 IBOOT = 100µA 0.8 V
IBOOT = 100mA 1.6 V
RBOOTD ブートストラップの動的抵抗 (ΔVBOOTD/ΔIBOOT) IBOOT = 100mA および 50mA 4.5 5.5 9
ロジック・レベル入力 (BRAKE、DIR、EXT_CLK、SCL、SDA、SPEED/WAKE)
VIL 入力ロジック Low 電圧 AVDD = 3~3.6V 0.25 * AVDD V
VIH 入力ロジック High 電圧 AVDD = 3~3.6V 0.65 * AVDD V
VHYS 入力ヒステリシス 50 500 800 mV
IIL 入力ロジック Low 電流 AVDD = 3~3.6V -0.15 0.15 µA
IIH 入力ロジック High 電流 AVDD = 3~3.6V -0.3 0.1 µA
RPD_SPEED 入力プルダウン抵抗 SPEED/WAKE ピンから GND に対して 0.6 1 1.4
ロジック・レベル入力 (DRVOFF)
VIL 入力ロジック Low 電圧 0.8 V
VIH 入力ロジック High 電圧 2.2 V
VHYS 入力ヒステリシス 200 400 650 mV
IIL 入力ロジック Low 電流 ピン電圧 = 0V -1 0 1 µA
IIH 入力ロジック High 電流 ピン電圧 = 5V 7 20 35 µA
RPD_DRVOFF 入力プルダウン抵抗 DRVOFF から GND に対して 100 200 300
オープン・ドレイン出力 (nFAULT、FG)
VOL 出力ロジック Low 電圧 IOD = -5mA 0.4 V
IOZ 出力ロジック High 電流 VOD = 3.3V 0 0.5 µA
SPEED 入力 - アナログ・モード
VANA_FS アナログ・フルスピード電圧 2.95 3 3.05 V
VANA_RES アナログ電圧分解能 732 µV
SPEED 入力 - PWM モード
ƒPWM PWM 入力周波数 0.01 95 kHz
ResPWM PWM 入力分解能 fPWM = 0.01~0.35kHz 11 12 13 ビット
fPWM = 0.35~2kHz 12 13 14 ビット
fPWM = 2~3.5kHz 11 11.5 12 ビット
fPWM = 3.5~7kHz 13 13.5 14 ビット
fPWM = 7~14kHz 12 12.5 13 ビット
fPWM = 14~29.2kHz 11 11.5 12 ビット
fPWM = 29.3~60kHz 10 10.5 11 ビット
fPWM = 60~95kHz 8 9 10 ビット数
SPEED 入力 - 周波数モード
ƒPWM_FREQ PWM 入力周波数範囲 デューティ・サイクル = 50% 3 32767 Hz
スリープ・モード
VEN_SL スリープ・モードに移行するためのアナログ電圧 SPD_CTRL_MODE = 00b (アナログ・モード) 40 mV
VEX_SL スリープ・モードを終了するためのアナログ電圧 2.6 V
tDET_ANA SPEED/WAKE ピンでウェークアップ信号を検出するために必要な時間 SPD_CTRL_MODE = 00b (アナログ・モード)、VSPEED/WAKE > VEX_SL 0.5 1 1.5 µs
tWAKE スリープ・モードからのウェークアップ時間 VSPEED/WAKE > VEX_SL から DVDD 電圧利用可能まで、SPD_CTRL_MODE = 00b (アナログ・モード) 3 5 ms
tEX_SL_DR_ANA スリープ・モードから復帰後、モーターを駆動するために必要な時間 SPD_CTRL_MODE = 00b (アナログ・モード)
VSPEED/WAKE > VEX_SL、ISD 検出は無効化
30 ms
tDET_PWM SPEED ピンでウェークアップ信号を検出するために必要な時間 SPD_CTRL_MODE = 01b (PWM モード) または 11b (周波数モード)、
VSPEED/WAKE > VIH
0.5 1 1.5 µs
tWAKE_PWM スリープ・モードからのウェークアップ時間 VSPEED/WAKE > VIH から DVDD 電圧利用可能かつ nFault 解放まで、SPD_CTRL_MODE = 01b (PWM モード) または 11b (周波数モード) 3 5 ms
tEX_SL_DR_PWM スリープ状態から復帰後、モーターを駆動するために必要な時間 SPD_CTRL_MODE = 01b (PWM モード)
VSPEED/WAKE > VIH、ISD 検出は無効化
30 ms
tDET_SL_ANA スリープ・コマンドを検出するために必要な時間 SPD_CTRL_MODE = 00b (アナログ・モード)
VSPEED/WAKE < VEN_SLSLEEP_TIME = 00b または 01b
0.5 1 2 ms
tDET_SL_PWM スリープ・コマンドを検出するために必要な時間 SPD_CTRL_MODE = 01b (PWM モード) または 11b (周波数モード)、VSPEED/WAKE < VIL (PWM モードおよび周波数モード)、SLEEP_TIME = 00b 0.035 0.05 0.065 ms
SPD_CTRL_MODE = 01b (PWM モード) または 11b (周波数モード)、VSPEED/WAKE < VIL(PWM モードおよび周波数モード)、SLEEP_TIME = 01b 0.14 0.2 0.26 ms
SPD_CTRL_MODE = 01b (PWM モード) または 11b (周波数モード) または 00b (アナログ・モード)、VSPEED/WAKE < VIL (PWM モードおよび周波数モード)、VSPEED/WAKE < VEN_SL (アナログ・モード)、SLEEP_TIME = 10b 14 20 26 ms
SPD_CTRL_MODE = 01b (PWM モード) または 11b (周波数モード) または 00b (アナログ・モード)、VSPEED/WAKE < VIL(PWM モードおよび周波数モード)、VSPEED/WAKE < VEN_SL (アナログ・モード)、SLEEP_TIME = 11b 140 200 260 ms
tEN_SL スリープ・コマンドの検出後、モーターの駆動を停止するために必要な時間 VSPEED/WAKE < VEN_SL (アナログ・モード) または VSPEED/WAKE < VIL (PWM および周波数モード) 1 2 ms
スタンバイ・モード
tEX_SB_DR_ANA スタンバイ・モードを終了した後、モーターを駆動するために必要な時間 SPD_CTRL_MODE = 00b (アナログ・モード)
VSPEED > VEN_SB、ISD 検出は無効化
6 ms
tEX_SB_DR_PWM スタンバイ・モードを終了した後、モーターを駆動するために必要な時間 SPD_CTRL_MODE = 01b (PWM モード)
VSPEED > VIH、ISD 検出は無効化
6 ms
tDET_SB_ANA スタンバイ・モードを検出するために必要な時間 SPD_CTRL_MODE = 00b (アナログ・モード)
VSPEED < VEN_SB
0.5 1 2 ms
tEN_SB_PWM スタンバイ・コマンドを検出するために必要な時間 SPD_CTRL_MODE = 01b (PWM モード) または 11b (周波数モード)、
VSPEED < VILSLEEP_TIME = 00b
0.035 0.05 0.065 ms
SPD_CTRL_MODE = 01b (PWM モード) または 11b (周波数モード)、
VSPEED < VILSLEEP_TIME = 01b
0.14 0.2 0.26 ms
SPD_CTRL_MODE = 01b (PWM モード) または 11b (周波数モード)、
VSPEED < VILSLEEP_TIME = 10b
14 20 26 ms
SPD_CTRL_MODE = 01b (PWM モード) または 11b (周波数モード)、
VSPEED < VILSLEEP_TIME = 11b
140 200 260 ms
tEN_SB_DIG スタンバイ・モードを検出するために必要な時間 SPD_CTRL_MODE = 10b (I2C モード)、SPEED_CMD = 0 1 2 ms
tEN_SB スタンバイ・コマンドの検出後、モーターの駆動を停止するために必要な時間 VSPEED < VEN_SL (アナログ・モード) または VSPEED < VIL (PWM モード) または SPEED コマンド = 0 (I2C モード) 1 2 ms
発振器
SLACC 速度ループの精度 TJ = -25~125℃。 -2.25 2.25 %
fOSCREF 外部クロック基準 EXT_CLK_CONFIG = 000b 8 kHz
EXT_CLK_CONFIG = 001b 16 kHz
EXT_CLK_CONFIG = 010b 32 kHz
EXT_CLK_CONFIG = 011b 64 kHz
EXT_CLK_CONFIG = 100b 128 kHz
EXT_CLK_CONFIG = 101b 256 kHz
EXT_CLK_CONFIG = 110b 512 kHz
EXT_CLK_CONFIG = 111b 1024 kHz
保護回路
VVREG_UVLO レギュレータ入力の低電圧誤動作防止 (VREG-UVLO) 電源立ち上がり 1.8 1.9 2 V
電源立ち下がり 1.7 1.8 1.9 V
VVREG_UVLO_HYS レギュレータ UVLO ヒステリシス 立ち上がりから立ち下がりへのスレッショルド 30 100 160 mV
tVREG_UVLO_DEG レギュレータ UVLO グリッチ除去時間 5 µs
VDVDD_UVLO デジタル・レギュレータ低電圧誤動作防止 (DVDD-UVLO) 電源立ち上がり 1.2 1.25 1.32 V
VDVDD_UVLO デジタル・レギュレータ低電圧誤動作防止 (DVDD-UVLO) 電源立ち下がり 1.25 1.35 1.45 V
VPVDD_UV PVDD 低電圧誤動作防止スレッショルド VPVDD の立ち上がり 4.3 4.4 4.5 V
VPVDD の立ち下がり 4 4.1 4.25
VPVDD_UV_HYS PVDD 低電圧誤動作防止ヒステリシス 立ち上がりから立ち下がりへのスレッショルド 225 265 325 mV
tPVDD_UV_DG PVDD 低電圧グリッチ除去時間 10 20 30 µs
VAVDD_POR AVDD 電源 POR スレッショルド AVDD の立ち上がり 2.7 2.85 3.0 V
AVDD の立ち下がり 2.5 2.65 2.8
VAVDD_POR_HYS AVDD POR ヒステリシス 立ち上がりから立ち下がりへのスレッショルド 170 200 250 mV
tAVDD_POR_DG AVDD POR グリッチ除去時間 7 12 22 µs
VGVDD_UV GVDD 低電圧スレッショルド VGVDD の立ち上がり 7.3 7.5 7.8 V
VGVDD の立ち下がり 6.4 6.7 6.9 V
VGVDD_UV_HYS GVDD 低電圧ヒステリシス 立ち上がりから立ち下がりへのスレッショルド 800 900 1000 mV
tGVDD_UV_DG GVDD 低電圧グリッチ除去時間 5 10 15 µs
VBST_UV ブートストラップ低電圧スレッショルド VBSTx - VSHx、VBSTx の立ち上がり 3.9 4.45 5 V
VBSTx - VSHx、VBSTx の立ち下がり 3.7 4.2 4.8 V
VBST_UV_HYS ブートストラップ低電圧ヒステリシス 立ち上がりから立ち下がりへのスレッショルド 150 220 285 mV
tBST_UV_DG ブートストラップ低電圧グリッチ除去時間 2 4 6 µs
VDS_LVL VDS 過電流保護スレッショルド・リファレンス  SEL_VDS_LVL = 0000 0.04 0.06 0.08 V
SEL_VDS_LVL = 0001 0.09 0.12 0.15 V
SEL_VDS_LVL = 0010 0.14 0.18 0.23 V
SEL_VDS_LVL = 0011 0.19 0.24 0.29 V
SEL_VDS_LVL = 0100 0.23 0.3 0.37 V
SEL_VDS_LVL = 0101 0.3 0.36 0.43 V
SEL_VDS_LVL = 0110 0.35 0.42 0.5 V
SEL_VDS_LVL = 0111 0.4 0.48 0.56 V
SEL_VDS_LVL = 1000 0.5 0.6 0.7 V
SEL_VDS_LVL = 1001 0.65 0.8 0.9 V
SEL_VDS_LVL = 1010 0.85 1 1.15 V
SEL_VDS_LVL = 1011 1 1.2 1.34 V
SEL_VDS_LVL = 1100 1.2 1.4 1.58 V
SEL_VDS_LVL = 1101 1.4 1.6 1.78 V
SEL_VDS_LVL = 1110 1.6 1.8 2 V
SEL_VDS_LVL = 1111 1.7 2 2.2 V
VSENSE_LVL VSENSE 過電流保護スレッショルド LSS から GND ピン = 0.5V 0.48 0.5 0.52 V
tDS_BLK VDS 過電流保護ブランキング時間  0.5 1 2.7 µs
tDS_DG VDS および VSENSE 過電流保護グリッチ除去時間  1.5 3 5 µs
tSD_SINK_DIG DRVOFF ピーク・シンク電流の継続時間 3 5 7 µs
tSD_DIG DRVOFF デジタル・シャットダウン遅延 0.5 1.5 2.2 µs
tSD DRVOFF アナログ・シャットダウン遅延 7 14 21 µs
TOTSD 過熱シャットダウン温度 TJ 立ち上がり: 160 170 187
THYS サーマル・シャットダウン・ヒステリシス 16 20 23
I2C シリアル・インターフェイス
VI2C_L Low レベル入力電圧 -0.5 0.3 * AVDD V
VI2C_H High レベル入力電圧 0.7 * AVDD 5.5 V
VI2C_HYS ヒステリシス 0.05 * AVDD V
VI2C_OL Low レベル出力電圧 オープン・ドレイン (2mA のシンク電流) 0 0.4 V
II2C_OL Low レベル出力電流 VI2C_OL = 0.6V 6 mA
II2C_IL SDA と SCL の入力電流 -10 (1) 10 (1) µA
Ci SDA と SCL の容量 10 pF
tof 出力立ち下がり時間 (VI2C_H(min) から VI2C_L(max) まで) スタンダード・モード 250 (2) ns
ファースト・モード 250 (2) ns
tSP 入力フィルタにより抑制されるスパイクのパルス幅 ファースト・モード 0 50(3) ns
EEPROM
EEProg プログラミング電圧 1.35 1.5 1.65 V
EERET 保持 TA = 25℃ 100
TJ = -40~150℃ 10
EEEND 耐久性 TJ = -40~150℃ 1000
TJ = -40~85℃ 20000
AVDD がオフの場合、I/O ピンが SDA および SCL ラインを妨げないようにする必要があります。
SDA および SCL バス・ラインの tf の最大値 (300ns) は、出力段の tof の最大値の規定値 (250ns) より大きいです。そのため、SDA/SCL ピンと SDA/SCL バス・ラインとの間に直列保護抵抗 (Rs) を接続しても、tf の最大値の規定値を超えません。
SDA および SCL 入力の入力フィルタは 50ns 未満のノイズ・スパイクを抑制します。