JAJSR61B August   2023  – March 2024 SN74AC245-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スイッチング特性
    7. 5.7 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 平衡化された CMOS 3 ステート出力
      2. 7.3.2 標準 CMOS 入力
      3. 7.3.3 クランプ ダイオード構造
      4. 7.3.4 ウェッタブル フランク
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーション情報に関する免責事項
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
        1. 8.2.1.1 電源に関する考慮事項
        2. 8.2.1.2 入力に関する考慮事項
        3. 8.2.1.3 出力に関する考慮事項
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • RKS|20
  • DGS|20
  • PW|20
サーマルパッド・メカニカル・データ
発注情報

4 ピン構成および機能

GUID-20200922-CA0I-3QXS-GDZ2-RGMJ0XTDV6LF-low.gif図 4-1 DGS または PW パッケージ、20 ピン VSSOP または TSSOP (上面図)
GUID-20220216-SS0I-CMZV-MGKQ-7M6BT2KLPG8M-low.gif図 4-2 RKS パッケージ、20 ピン VQFN (上面図)
表 4-1 ピンの機能
ピン種類(1)説明
名称番号
DIR 1 I 方向制御入力 (L = B → A、H = A → B)
A1 2 I/O チャネル 1 入出力 A
A2 3 I/O チャネル 2 入出力 A
A3 4 I/O チャネル 3 入出力 A
A4 5 I/O チャネル 4 入出力 A
A5 6 I/O チャネル 5 入出力 A
A6 7 I/O チャネル 6 入出力 A
A7 8 I/O チャネル 7 入出力 A
A8 9 I/O チャネル 8 入出力 A
GND 10 — グランド
B8 11 I/O チャネル 8 入出力 B
B7 12 I/O チャネル 7 入出力 B
B6 13 I/O チャネル 6 入出力 B
B5 14 I/O チャネル 5 入出力 B
B4 15 I/O チャネル 4 入出力 B
B3 16 I/O チャネル 3 入出力 B
B2 17 I/O チャネル 2 入出力 B
B1 18 I/O チャネル 1 入出力 B
OE 19 I 出力イネーブル、アクティブ Low
VCC 20 — 正電源
サーマル パッド(2)—サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。
(1) I = 入力、O = 出力、I/O = 入力または出力、G = グランド、P = 電源。
(2) RKS パッケージのみ。