JAJSJ34G April   1997  – July 2022 UC1842 , UC1843 , UC1844 , UC1845 , UC2842 , UC2843 , UC2844 , UC2845 , UC3842 , UC3843 , UC3844 , UC3845

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 デバイス比較表
  6. 6 ピン構成および機能
  7. 7 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報
    5. 7.5 電気的特性
    6. 7.6 標準的特性
  8. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  ピンの詳細説明
        1. 8.3.1.1 COMP
        2. 8.3.1.2 VFB
        3. 8.3.1.3 ISENSE
        4. 8.3.1.4 RT/CT
        5. 8.3.1.5 GROUND
        6. 8.3.1.6 OUTPUT
        7. 8.3.1.7 VCC
        8. 8.3.1.8 VREF
      2. 8.3.2  パルス単位の電流制限
      3. 8.3.3  電流検出
      4. 8.3.4  出力抵抗の低いエラー・アンプ
      5. 8.3.5  低電圧誤動作防止
      6. 8.3.6  発振器
      7. 8.3.7  同期
      8. 8.3.8  シャットダウン技法
      9. 8.3.9  勾配補償
      10. 8.3.10 ソフト・スタート
      11. 8.3.11 電圧モード
    4. 8.4 デバイスの機能モード
      1. 8.4.1 通常動作
      2. 8.4.2 UVLO モード
  9. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 開ループのテスト装置
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1  入力バルク容量と最小バルク電圧
        2. 9.2.2.2  トランスの巻線比と最大デューティ・サイクル
        3. 9.2.2.3  トランスのインダクタンスとピーク電流
        4. 9.2.2.4  出力コンデンサ
        5. 9.2.2.5  電流検出ネットワーク
        6. 9.2.2.6  ゲート駆動抵抗
        7. 9.2.2.7  VREF コンデンサ
        8. 9.2.2.8  RT/CT
        9. 9.2.2.9  スタートアップ回路
        10. 9.2.2.10 電圧帰還補償
          1. 9.2.2.10.1 電力段の極とゼロ
          2. 9.2.2.10.2 勾配補償
          3. 9.2.2.10.3 開ループ・ゲイン
          4. 9.2.2.10.4 補償ループ
      3. 9.2.3 アプリケーション曲線
  10. 10電源に関する推奨事項
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
      1. 11.1.1 フィードバック配線
      2. 11.1.2 バイパス・コンデンサ
      3. 11.1.3 補償部品
      4. 11.1.4 トレースとグランド・プレーン
    2. 11.2 レイアウト例
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 Receiving Notification of Documentation Updates
    2. 12.2 サポート・リソース
    3. 12.3 商標
    4. 12.4 Electrostatic Discharge Caution
    5. 12.5 Glossary
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

11.1.4 トレースとグランド・プレーン

すべての電源 (大電流) 配線はできるだけ短く、直線的で、太くします。標準的な PCB 基板では、配線の絶対最小値をアンペアあたり 15mil (0.381mm) にすることをお勧めします。インダクタ、出力コンデンサ、出力ダイオードは、可能な限り互いに近く配置します。これにより、電源トレースに大きなスイッチング電流が流れて EMI が放射されるケースを低減できます。これによつてリード・インダクタンスと抵抗も減少するので、電圧誤差を引き起こすノイズ・スパイク、リンギング、抵抗性損失も減少します。

IC、入力コンデンサ、出力コンデンサ、および出力ダイオード (該当する場合) のグランドは、グランド・プレーンに直接、かつ互いに近接して接続します。PCB の両側にグランド・プレーンを配置することも推奨されます。これにより、グランド・ループの誤差を低減するとともに、インダクタから放射される EMI をより多く吸収し、ノイズを低減できます。2 層以上の多層基板の場合、グランド・プレーンを使用して電源プレーン (電源配線と部品が配置されているプレーン) と信号プレーン (フィードバックや補償とその部品が配置されているプレーン) を分離し、性能を向上させることができます。多層基板では、配線や異なるプレーンを接続するためにビアを使用する必要があります。配線で、1 つのプレーンから別のプレーンに多くの電流を送る必要がある場合は、200mA の電流ごとに 1 つの標準ビアを使用するのが適切です。

スイッチング電流ループが同じ方向に曲がるように部品を配置します。スイッチング・レギュレータの動作方法により、2 つの電力状態があります。1 つはスイッチがオンのとき、もう 1 つはスイッチがオフのときです。いずれの状態でも、現在導通している電源部品によって電流ループが形成されます。2 つの状態のそれぞれで、電流ループが同じ方向に導通するように、電源部品を配置します。これにより、2 つの半サイクル間の配線による磁界の反転を防止し、放射 EMI を低減できます。