NESY054 November   2023

 

  1.   1
  2.   概覽
  3.   摘要
  4.   為何高電壓?
  5.   透過元件創新發揮最佳寬能隙 FET 性能
  6.   尋找合適的閘極驅動器
  7.   選擇合適的控制器
  8.   透過拓撲創新獲得最大功率密度
  9.   以系統級創新實現超高效率目標
  10.   設法克服 EMI 挑戰
  11.   結論
  12.   其它資源

設法克服 EMI 挑戰

工程師可設法將 PFC 電感器分為兩個元件,以克服 EMI 濾波器設計上的挑戰:一個附帶較高電感的電感器 (Lg) 連接至 AC 電源,另一個是較低電感的電感器 (Lb) 與電容器串聯,並與功率級平行,如 圖 13 所示。拆分電感器設定的想法是讓較大的 AC 波紋電流流經串聯電感器和電容器 (較低總阻抗),並將 Lb (較高阻抗) 和 AC 電源的電流漣波降到最低。因此,隨著差動模式雜訊的降低,EMI 濾波器設計變得更容易。

GUID-20231004-SS0I-3MFG-DX17-KJQSHKBDWMNC-low.svg 圖 13 已修改的圖騰柱免橋接 PFC 電路。

雖然已修改的軟切換 CRM PFC 可讓您克服 EMI 濾波器設計挑戰,但 CRM PFC 本身需要投入額外的感測和控制來判斷 PFC 主動開關開啟時序,以確保軟切換。其中一個選項是新增電流感測裝置 (例如電流變壓器) 以偵測零電流點,可讓您根據 FET Coss 計算主動 FET 開啟時序。感測與控制系統的傳播延遲及元件公差,會導致主動 FET 開啟時序錯誤。由於此控制方案需要逐週期感測和控制,因此您應該預期更高的 MCU 資源使用量。

另一種方法是根據輸入和輸出電壓感測結果,以及 PFC 電感和 FET Coss,計算所需的 FET 開啟和關閉時間。您可以利用 FET 汲極至源極電壓感測判斷是否已實現軟切換。如果在閘極訊號升高前,汲極至源極電壓未降至負值,則表示 FET 處於硬切換狀態。

圖 13 中所示 FET 為範例,其中延長 HFFET_HS 開啟時間可將更多負電流放電 HFFET_LS Coss,以實現軟切換。如果在閘極訊號升高前,汲極至源極電壓降至負值,表示 FET 已處於軟切換狀態。減少 HFFET_HS 的開啟時間,將均方根電流降至最低以提升效率。如此一來,FET 開啟時間就不再於每個週期更新,而是只在未發生軟切換時才進行調整,這樣可以節省大量 MCU 資源使用量。

整合所需的軟切換感測電路與 FET,可進一步簡化系統。如 圖 5 所示,LMG3526R030 裝置將 GaN FET、驅動器、保護和 FET 汲極至源極電壓感測整合至一個封裝中。只要 GaN FET 在通道傳導前處於第三象限傳導,LMG3526R030 就會發出零電壓偵測脈衝來指示軟切換。

圖 14 說明了在具有第三象限傳導與未具有第三象限傳導的 LMG3526R030 範例波形。

GUID-20231004-SS0I-XHTZ-HZJ6-G4B0LCBBBZ9G-low.png GUID-20231004-SS0I-XRMX-02VW-DXZ78PGPPMBV-low.png 圖 14 LMG3526R030 波形具有 (在上面) 和未具有第三象限傳導。

使用 LMG3526R030 中的零電壓偵測功能,變頻、ZVS、5-kW、基於 GaN、雙相圖騰柱 PFC 參考設計透過結合元件、拓撲與控制系統創新,展現 99.1% 以上的峰值效率。