Inicio Relojes y sincronización Búferes de reloj
Inicio
Relojes y sincronización
Búferes de reloj

CDCVF25081

ACTIVO

Controlador de reloj de bucle de bloqueo de fase 1:8 de 3,3 V

Haga su pedido ahora
Hoja de datos

CDCVF25081

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Function Zero-delay Additive RMS jitter (typ) (fs) 100 Output frequency (max) (MHz) 200 Number of outputs 8 Output supply voltage (V) 3.3 Core supply voltage (V) 3.3 Output skew (ps) 150 Features Spread spectrum clocking (SSC) Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVTTL Input type LVTTL
Function Zero-delay Additive RMS jitter (typ) (fs) 100 Output frequency (max) (MHz) 200 Number of outputs 8 Output supply voltage (V) 3.3 Core supply voltage (V) 3.3 Output skew (ps) 150 Features Spread spectrum clocking (SSC) Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVTTL Input type LVTTL
SOIC (D) 16 59.4 mm² 9.9 x 6 TSSOP (PW) 16 32 mm² 5 x 6.4
  • Phase-locked loop based, zero-delay buffer
    • 1 clock input to 2 banks of 4 outputs
    • No external RC network required
  • Supply voltage: 3 V to 3.6 V
  • Operating frequency: 8 MHz to 200 MHz
  • Low additive jitter (cycle-cycle): ±100 ps for 66 MHz to 200 MHz
  • Power-down mode available
    • Current consumption: < 20 µA in

      Power-down mode

  • 25-Ω on-chip series damping resistors
  • Industrial temperature range: –40°C to 85°C
  • Spread Spectrum Clock Compatible (SSC)
  • Packaged in
    • 9.9-mm × 3.91-mm, 16-pin SOIC (D)
    • 5.0-mm × 4.4-mm, 16-pin TSSOP (PW)
  • Phase-locked loop based, zero-delay buffer
    • 1 clock input to 2 banks of 4 outputs
    • No external RC network required
  • Supply voltage: 3 V to 3.6 V
  • Operating frequency: 8 MHz to 200 MHz
  • Low additive jitter (cycle-cycle): ±100 ps for 66 MHz to 200 MHz
  • Power-down mode available
    • Current consumption: < 20 µA in

      Power-down mode

  • 25-Ω on-chip series damping resistors
  • Industrial temperature range: –40°C to 85°C
  • Spread Spectrum Clock Compatible (SSC)
  • Packaged in
    • 9.9-mm × 3.91-mm, 16-pin SOIC (D)
    • 5.0-mm × 4.4-mm, 16-pin TSSOP (PW)

The CDCVF25081 is a high performance, low skew, low jitter, phased-locked loop clock driver. It uses a PLL to precisely align, in both frequency and phase, the output clocks to the input clock signal. The outputs are divided into 2 banks for a total of 8 buffered CLKIN outputs. The device automatically puts the outputs to a low state when no CLKIN signal is present (power down mode).

The S1 and S2 pins allow selection between PLL or bypassed PLL outputs. When left open, the outputs are disabled to a logic low state.

The part supports a fail-safe function. The device further incorporates an input hysteresis which prevents random oscillation of the outputs in the absence of an input signal.

The device operates in 3.3V supply environment and is characterized from –40°C to 85°C (ambient temperature).

The CDCVF25081 is a high performance, low skew, low jitter, phased-locked loop clock driver. It uses a PLL to precisely align, in both frequency and phase, the output clocks to the input clock signal. The outputs are divided into 2 banks for a total of 8 buffered CLKIN outputs. The device automatically puts the outputs to a low state when no CLKIN signal is present (power down mode).

The S1 and S2 pins allow selection between PLL or bypassed PLL outputs. When left open, the outputs are disabled to a logic low state.

The part supports a fail-safe function. The device further incorporates an input hysteresis which prevents random oscillation of the outputs in the absence of an input signal.

The device operates in 3.3V supply environment and is characterized from –40°C to 85°C (ambient temperature).
open-in-new Buscar otro/a Búferes de reloj
Descargar Ver vídeo con transcripción Video

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 2
Tipo Título Fecha
* Data sheet CDCVF25081 3.3-V Phased-Lock Loop Clock Driver datasheet (Rev. B) PDF | HTML 12 ene 2022
Application note Using TI's CDCVF2310 and CDCVF25081 with TLK1501 Serial Transceiver 14 may 2003

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Modelo de simulación

CDCVF25081 IBIS Model

SCAC035.ZIP (12 KB) - IBIS Model
Descargar
Herramienta de simulación

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

PSpice® for TI is a design and simulation environment that helps evaluate functionality of analog circuits. This full-featured, design and simulation suite uses an analog analysis engine from Cadence®. Available at no cost, PSpice for TI includes one of the largest model libraries in the (...)
Solicitar
Paquete Pasadores Descargar
SOIC (D) 16 Ver opciones
TSSOP (PW) 16 Ver opciones
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL) / reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene preguntas sobre la calidad, el paquete o el pedido de productos de TI, consulte el soporte de TI. ​​​​​​​​​​​​​​

Videos