66AK2H14

アクティブ

4 個の Arm A15 コアと 8 個の C66x DSP コアと 10GbE 搭載、高性能マルチコア DSP+Arm

製品詳細

Arm CPU 4 Arm Cortex-A15 Arm (max) (MHz) 1200, 1400 Coprocessors C66x DSP CPU 32-bit Protocols Ethernet Ethernet MAC 10G Ethernet PCIe 2 PCIe Gen 2 Hardware accelerators Packet Accelerator, Security Accelerator Features Networking Operating system Linux, RTOS Security Cryptography, Device identity, Secure boot Rating Catalog Operating temperature range (°C) -40 to 100
Arm CPU 4 Arm Cortex-A15 Arm (max) (MHz) 1200, 1400 Coprocessors C66x DSP CPU 32-bit Protocols Ethernet Ethernet MAC 10G Ethernet PCIe 2 PCIe Gen 2 Hardware accelerators Packet Accelerator, Security Accelerator Features Networking Operating system Linux, RTOS Security Cryptography, Device identity, Secure boot Rating Catalog Operating temperature range (°C) -40 to 100
FCBGA (AAW) 1517 1600 mm² 40 x 40
  • Eight TMS320C66x DSP Core Subsystems (C66x CorePacs), Each With
    • 1.0 GHz or 1.2 GHz C66x Fixed- and Floating-Point DSP Core
      • 38.4 GMacs/Core for Fixed Point @ 1.2 GHz
      • 19.2 GFlops/Core for Floating Point @ 1.2 GHz
    • Memory
      • 32-KB L1P Per CorePac
      • 32-KB L1D Per CorePac
      • 1024-KB Local L2 Per CorePac
  • ARM CorePac
    • Four ARM® Cortex®-A15 MPCore™ Processors at up to 1.4 GHz
    • 4MB of L2 Cache Memory Shared by Four ARM Cores
    • Full Implementation of ARMv7-A Architecture Instruction Set
    • 32-KB L1 Instruction and Data Caches per Core
    • AMBA 4.0 AXI Coherency Extension (ACE) Master Port, Connected to MSMC for Low-Latency Access to Shared MSMC SRAM
  • Multicore Shared Memory Controller (MSMC)
    • 6MB of MSM SRAM Memory Shared by Eight DSP CorePacs and One ARM CorePac
    • Memory Protection Unit (MPU) for Both MSM SRAM and DDR3_EMIF
  • Multicore Navigator
    • 16k Multipurpose Hardware Queues With Queue Manager
    • Packet-Based DMA for Zero-Overhead Transfers
  • Network Coprocessor
    • Packet Accelerator Enables Support for
      • Transport Plane IPsec, GTP-U, SCTP, PDCP
      • L2 User Plane PDCP (RoHC, Air Ciphering)
      • 1-Gbps Wire Speed Throughput at 1.5 MPackets Per Second
    • Security Accelerator Engine Enables Support for
      • IPSec, SRTP, 3GPP, and WiMAX Air Interface, and SSL/TLS Security
      • ECB, CBC, CTR, F8, A5/3, CCM, GCM, HMAC, CMAC, GMAC, AES, DES, 3DES, Kasumi, SNOW 3G, SHA-1, SHA-2 (256-Bit Hash), MD5
      • Up to 2.4 Gbps IPSec and 2.4 Gbps Air Ciphering
    • Ethernet Subsystem
      • Five-Port Switch (Four SGMII Ports)
  • Peripherals
    • Four Lanes of SRIO 2.1
      • Supports up to 5 GBaud
      • Supports Direct I/O, Message Passing
    • Two Lanes PCIe Gen2
      • Supports up to 5 GBaud
    • Two HyperLinks
      • Supports Connections to Other KeyStone™ Architecture Devices Providing Resource Scalability
      • Supports up to 50 GBaud
    • 10-Gigabit Ethernet (10-GbE) Switch Subsystem (66AK2H14 Only)
      • Two XFI Ports
      • IEEE 1588 Support
    • Five Enhanced Direct Memory Access (EDMA) Modules
    • Two 72-Bit DDR3/DDR3L Interfaces With Speeds up to 1600 MHz
    • EMIF16 Interface
    • USB 3.0
    • Two UART Interfaces
    • Three I2C Interfaces
    • 32 GPIO Pins
    • Three SPI Interfaces
    • Semaphore Module
    • 64-Bit Timers
      • Twenty 64-Bit Timers for 66AK2H14 and 66AK2H12
      • Fourteen 64-Bit Timers for 66AK2H06
    • Five On-Chip PLLs
  • Commercial Case Temperature:
    • 0ºC to 85ºC
  • Extended Case Temperature:
    • –40ºC to 100ºC
  • Eight TMS320C66x DSP Core Subsystems (C66x CorePacs), Each With
    • 1.0 GHz or 1.2 GHz C66x Fixed- and Floating-Point DSP Core
      • 38.4 GMacs/Core for Fixed Point @ 1.2 GHz
      • 19.2 GFlops/Core for Floating Point @ 1.2 GHz
    • Memory
      • 32-KB L1P Per CorePac
      • 32-KB L1D Per CorePac
      • 1024-KB Local L2 Per CorePac
  • ARM CorePac
    • Four ARM® Cortex®-A15 MPCore™ Processors at up to 1.4 GHz
    • 4MB of L2 Cache Memory Shared by Four ARM Cores
    • Full Implementation of ARMv7-A Architecture Instruction Set
    • 32-KB L1 Instruction and Data Caches per Core
    • AMBA 4.0 AXI Coherency Extension (ACE) Master Port, Connected to MSMC for Low-Latency Access to Shared MSMC SRAM
  • Multicore Shared Memory Controller (MSMC)
    • 6MB of MSM SRAM Memory Shared by Eight DSP CorePacs and One ARM CorePac
    • Memory Protection Unit (MPU) for Both MSM SRAM and DDR3_EMIF
  • Multicore Navigator
    • 16k Multipurpose Hardware Queues With Queue Manager
    • Packet-Based DMA for Zero-Overhead Transfers
  • Network Coprocessor
    • Packet Accelerator Enables Support for
      • Transport Plane IPsec, GTP-U, SCTP, PDCP
      • L2 User Plane PDCP (RoHC, Air Ciphering)
      • 1-Gbps Wire Speed Throughput at 1.5 MPackets Per Second
    • Security Accelerator Engine Enables Support for
      • IPSec, SRTP, 3GPP, and WiMAX Air Interface, and SSL/TLS Security
      • ECB, CBC, CTR, F8, A5/3, CCM, GCM, HMAC, CMAC, GMAC, AES, DES, 3DES, Kasumi, SNOW 3G, SHA-1, SHA-2 (256-Bit Hash), MD5
      • Up to 2.4 Gbps IPSec and 2.4 Gbps Air Ciphering
    • Ethernet Subsystem
      • Five-Port Switch (Four SGMII Ports)
  • Peripherals
    • Four Lanes of SRIO 2.1
      • Supports up to 5 GBaud
      • Supports Direct I/O, Message Passing
    • Two Lanes PCIe Gen2
      • Supports up to 5 GBaud
    • Two HyperLinks
      • Supports Connections to Other KeyStone™ Architecture Devices Providing Resource Scalability
      • Supports up to 50 GBaud
    • 10-Gigabit Ethernet (10-GbE) Switch Subsystem (66AK2H14 Only)
      • Two XFI Ports
      • IEEE 1588 Support
    • Five Enhanced Direct Memory Access (EDMA) Modules
    • Two 72-Bit DDR3/DDR3L Interfaces With Speeds up to 1600 MHz
    • EMIF16 Interface
    • USB 3.0
    • Two UART Interfaces
    • Three I2C Interfaces
    • 32 GPIO Pins
    • Three SPI Interfaces
    • Semaphore Module
    • 64-Bit Timers
      • Twenty 64-Bit Timers for 66AK2H14 and 66AK2H12
      • Fourteen 64-Bit Timers for 66AK2H06
    • Five On-Chip PLLs
  • Commercial Case Temperature:
    • 0ºC to 85ºC
  • Extended Case Temperature:
    • –40ºC to 100ºC

The 66AK2Hxx platform combines the quad ARM Cortex-A15 processor with up to eight TMS320C66x high-performance DSPs using the KeyStone II architecture. The 66AK2H14/12/06 device provides up to 5.6 GHz of ARM and 9.6 GHz of DSP processing coupled with security, packet processing, and Ethernet switching at lower power than multichip solutions. The 66AK2H14/12/06 device is optimal for embedded infrastructure applications like cloud computing, media processing, high-performance computing, transcoding, security, gaming, analytics, and virtual desktop.

The C66x core combines fixed-point and floating-point computational capability in the processor without sacrificing speed, size, or power consumption. The raw computational performance is 38.4 GMACS/core and 19.2 Gflops/core (@ 1.2 GHz operating frequency). The C66x is also 100% backward compatible with software for C64x+ devices. The C66x core incorporates 90 new instructions targeted for floating point (FPi) and vector math oriented (VPi) processing.

The 66AK2H14/12/06 device has a complete set of development tools that includes: a C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows® debugger interface for visibility into source code execution.

The 66AK2Hxx platform combines the quad ARM Cortex-A15 processor with up to eight TMS320C66x high-performance DSPs using the KeyStone II architecture. The 66AK2H14/12/06 device provides up to 5.6 GHz of ARM and 9.6 GHz of DSP processing coupled with security, packet processing, and Ethernet switching at lower power than multichip solutions. The 66AK2H14/12/06 device is optimal for embedded infrastructure applications like cloud computing, media processing, high-performance computing, transcoding, security, gaming, analytics, and virtual desktop.

The C66x core combines fixed-point and floating-point computational capability in the processor without sacrificing speed, size, or power consumption. The raw computational performance is 38.4 GMACS/core and 19.2 Gflops/core (@ 1.2 GHz operating frequency). The C66x is also 100% backward compatible with software for C64x+ devices. The C66x core incorporates 90 new instructions targeted for floating point (FPi) and vector math oriented (VPi) processing.

The 66AK2H14/12/06 device has a complete set of development tools that includes: a C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows® debugger interface for visibility into source code execution.

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
82 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート 66AK2Hxx Multicore DSP+ARM® KeyStone II System-on-Chip (SoC) データシート (Rev. G) PDF | HTML 2017年 10月 9日
* エラッタ 66AK2Hxx Multicore DSP+ARM KeyStone II SOC Errata (Revs 1.0, 1.1, 2.0, 3.0, 3.1) (Rev. F) 2018年 6月 5日
ユーザー・ガイド ARM Assembly Language Tools v20.2.0.LTS User's Guide (Rev. Z) PDF | HTML 2023年 3月 30日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v20.2.0.LTS User's Guide (Rev. W) PDF | HTML 2023年 3月 30日
アプリケーション・ノート DDR3 Design Requirements for KeyStone Devices (Rev. D) PDF | HTML 2022年 7月 7日
アプリケーション・ノート Introduction to HVDC Architecture and Solutions for Control and Protection (Rev. B) PDF | HTML 2021年 9月 7日
アプリケーション・ノート Keystone Error Detection and Correction EDC ECC (Rev. A) 2021年 6月 25日
アプリケーション・ノート How to Migrate CCS 3.x Projects to the Latest CCS (Rev. A) PDF | HTML 2021年 5月 19日
アプリケーション・ノート Implementing an FTP Server on TI 66AK2H Device With RTOS PDF | HTML 2020年 8月 17日
アプリケーション・ノート Using DSPLIB FFT Implementation for Real Input and Without Data Scaling PDF | HTML 2019年 6月 11日
アプリケーション・ノート Using Arm ROM Bootloader on Keystone II Devices PDF | HTML 2019年 6月 4日
ユーザー・ガイド ARM Assembly Language Tools v19.6.0.STS User's Guide (Rev. X) 2019年 6月 3日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v19.6.0.STS User's Guide (Rev. U) 2019年 6月 3日
アプリケーション・ノート Keystone Multicore Device Family Schematic Checklist PDF | HTML 2019年 5月 17日
アプリケーション・ノート KeyStone II DDR3 interface bring-up 2019年 3月 7日
ユーザー・ガイド ARM Assembly Language Tools v18.12.0.LTS User's Guide (Rev. W) 2018年 11月 19日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v18.12.0.LTS User's Guide (Rev. T) 2018年 11月 19日
ホワイト・ペーパー Designing professional audio mixers for every scenario 2018年 6月 28日
ユーザー・ガイド ARM Assembly Language Tools v18.1.0.LTS User's Guide (Rev. U) 2018年 1月 16日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v18.1.0.LTS User's Guide (Rev. R) 2018年 1月 16日
ユーザー・ガイド ARM Assembly Language Tools v17.9.0.STS User's Guide (Rev. T) 2017年 9月 30日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v17.9.0.STS User's Guide (Rev. Q) 2017年 9月 30日
ユーザー・ガイド KeyStone II Architecture Universal Serial Bus 3.0 (USB 3.0) (Rev. A) 2017年 8月 21日
アプリケーション・ノート Thermal Design Guide for DSP and Arm Application Processors (Rev. B) 2017年 8月 14日
ユーザー・ガイド Phase-Locked Loop (PLL) for KeyStone Devices User's Guide (Rev. I) 2017年 7月 26日
ユーザー・ガイド ARM Assembly Language Tools v17.6.0.STS User's Guide (Rev. S) 2017年 6月 21日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v17.6.0.STS User's Guide (Rev. P) 2017年 6月 21日
アプリケーション・ノート PCI Express (PCIe) Resource Wiki for Keystone Devices (Rev. A) 2017年 5月 19日
ユーザー・ガイド Serializer/Deserializer (SerDes) for KeyStone II Devices User Guide (Rev. A) 2016年 7月 27日
アプリケーション・ノート Power Management of KS2 Device (Rev. C) 2016年 7月 15日
ユーザー・ガイド ARM Assembly Language Tools v16.9.0.LTS User's Guide (Rev. P) 2016年 4月 30日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v16.9.0.LTS User's Guide (Rev. M) 2016年 4月 30日
アプリケーション・ノート SERDES Link Commissioning on KeyStone I and II Devices 2016年 4月 13日
ホワイト・ペーパー Multicore SoCs stay a step ahead of SoC FPGAs 2016年 2月 23日
アプリケーション・ノート TI DSP Benchmarking 2016年 1月 13日
アプリケーション・ノート Throughput Performance Guide for KeyStone II Devices (Rev. B) 2015年 12月 22日
アプリケーション・ノート Keystone II DDR3 Debug Guide 2015年 10月 16日
ユーザー・ガイド Enhanced Direct memory Access 3 (EDMA3) for KeyStone Devices User's Guide (Rev. B) 2015年 5月 6日
ユーザー・ガイド Multicore Navigator (CPPI) for KeyStone Architecture User's Guide (Rev. H) PDF | HTML 2015年 4月 9日
ユーザー・ガイド DDR3 Memory Controller for KeyStone II Devices User's Guide (Rev. C) 2015年 3月 27日
ホワイト・ペーパー TI’s processors leading the way in embedded analytics 2015年 3月 3日
アプリケーション・ノート Keystone II DDR3 Initialization 2015年 1月 26日
ユーザー・ガイド ARM Assembly Language Tools v5.2 User's Guide (Rev. M) 2014年 11月 5日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v5.2 User's Guide (Rev. J) 2014年 11月 5日
ユーザー・ガイド Power Sleep Controller (PSC) for KeyStone Devices User's Guide (Rev. C) 2014年 9月 4日
ユーザー・ガイド Serial RapidIO (SRIO) for KeyStone Devices User's Guide (Rev. C) 2014年 9月 3日
ホワイト・ペーパー KeyStone™-II-based processors: 10G Ethernet as an optical interface 2014年 8月 25日
アプリケーション・ノート Hardware Design Guide for KeyStone II Devices 2014年 3月 24日
製品概要 The Case for 10G Ethernet in Embedded Processing 2013年 11月 13日
製品概要 66AK2Hx KeyStone Multicore DSP+ARM System-on-chips (Rev. A) 2013年 11月 8日
ユーザー・ガイド PCI Express (PCIe) for KeyStone Devices User's Guide (Rev. D) 2013年 9月 30日
ユーザー・ガイド Debug and Trace for KeyStone II Devices User's Guide 2013年 7月 26日
ユーザー・ガイド ARM Bootloader User Guide for KeyStone II Devices 2013年 7月 21日
ユーザー・ガイド DSP Bootloader for KeyStone Architecture User's Guide (Rev. C) 2013年 7月 15日
ユーザー・ガイド Gigabit Ethernet Switch Subsystem for KeyStone Devices User's Guide (Rev. D) 2013年 7月 3日
ユーザー・ガイド C66x CorePac User's Guide (Rev. C) 2013年 6月 28日
ユーザー・ガイド Memory Protection Unit (MPU) for KeyStone Devices User's Guide (Rev. A) 2013年 6月 28日
ユーザー・ガイド HyperLink for KeyStone Devices User's Guide (Rev. C) 2013年 5月 28日
ユーザー・ガイド 10 Gigabit Ethernet Switch Subsystem User Guide for KeyStone II Devices 2013年 2月 8日
ユーザー・ガイド Security Accelerator (SA) for KeyStone Devices User's Guide (Rev. B) 2013年 2月 5日
製品概要 Multicore DSPs for High-Performance Video Coding 2013年 1月 22日
ユーザー・ガイド Multicore Shared Memory Controller (MSMC) User Guide for KeyStone II Devices 2012年 11月 12日
製品概要 Industrial Imaging: Applications of the K2H and K2E platforms 2012年 11月 9日
製品概要 Video Infrastructure - Applications of the K2E, K2H platforms 2012年 11月 9日
ユーザー・ガイド ARM CorePac User Guide for KeyStone II Devices 2012年 10月 31日
アプリケーション・ノート Multicore Programming Guide (Rev. B) 2012年 8月 29日
ユーザー・ガイド Packet Accelerator (PA) for KeyStone Devices User's Guide (Rev. A) 2012年 7月 11日
ユーザー・ガイド Serial Peripheral Interface (SPI) for KeyStone Devices User’s Guide (Rev. A) 2012年 3月 30日
ユーザー・ガイド Chip Interrupt Controller (CIC) for KeyStone Devices User's Guide (Rev. A) 2012年 3月 27日
ユーザー・ガイド 64-Bit Timer (Timer64) for KeyStone Devices User's Guide (Rev. A) 2012年 3月 22日
アプリケーション・ノート PCIe Use Cases for KeyStone Devices 2011年 12月 13日
アプリケーション・ノート Introduction to TMS320C6000 DSP Optimization 2011年 10月 6日
ユーザー・ガイド Inter-Integrated Circuit (I2C) for KeyStone Devices User's Guide 2011年 9月 2日
ユーザー・ガイド External Memory Interface (EMIF16) for KeyStone Devices User's Guide (Rev. A) 2011年 5月 24日
ホワイト・ペーパー Software and Hardware Design Challenges Due to Dynamic Raw NAND Market 2011年 5月 19日
ユーザー・ガイド C66x CPU and Instruction Set Reference Guide 2010年 11月 9日
ユーザー・ガイド C66x DSP Cache User's Guide 2010年 11月 9日
アプリケーション・ノート Clocking Design Guide for KeyStone Devices 2010年 11月 9日
ユーザー・ガイド General-Purpose Input/Output (GPIO) forKeyStone Devices User's Guide 2010年 11月 9日
アプリケーション・ノート Optimizing Loops on the C66x DSP 2010年 11月 9日
ユーザー・ガイド Universal Asynchronous Receiver/Transmitter (UART) for KeyStone Devices UG 2010年 11月 9日
ユーザー・ガイド Network Coprocessor for KeyStone Devices User's Guide 2010年 11月 2日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

デバッグ・プローブ

TMDSEMU200-U — XDS200 USB デバッグ・プローブ

XDS200 は、TI の組込みデバイスのデバッグに使用できるデバッグ・プローブ (エミュレータ) です。XDS200 は、低コストの XDS110 と高性能の XDS560v2 に比べて、低コストと良好な性能のバランスを特長としています。単一のポッド (筐体) で、多様な規格 (IEEE1149.1、IEEE1149.7、SWD) をサポートします。すべての XDS デバッグ・プローブは、組込みトレース・バッファ (ETB) を搭載しているすべての Arm® プロセッサと DSP プロセッサで、コア・トレースとシステム・トレースをサポートしています。ピン経由でコア・トレースを実行する場合、 (...)

デバッグ・プローブ

TMDSEMU560V2STM-U — XDS560™ ソフトウェア v2 システム・トレース USB デバッグ・プローブ

XDS560v2 は、XDS560™ ファミリのデバッグ・プローブの中で最高の性能を達成し、従来の JTAG 規格 (IEEE1149.1) と cJTAG (IEEE1149.7) の両方をサポートしています。シリアル・ワイヤ・デバッグ (SWD) をサポートしていないことに注意してください。

すべての XDS デバッグ・プローブは、組み込みトレース・バッファ (ETB) を搭載しているすべての ARM プロセッサと DSP プロセッサで、コア・トレースとシステム・トレースをサポートしています。ピン経由でコア・トレースを実行する場合、XDS560v2 PRO TRACE が必要です。

(...)

デバッグ・プローブ

TMDSEMU560V2STM-UE — Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット

The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

ソフトウェア開発キット (SDK)

BIOSLINUXMCSDK-K2 MCSDK (SYS/BIOS RTOS、および KeyStone II ARM A15 + DSP C66x 用 Linux OS をサポート)

NOTE: K2x, C665x and C667x devices are now actively maintained on the Processor-SDK release stream. See links above.

Our Multicore Software Development Kits (MCSDK) provide highly-optimized bundles of foundational, platform-specific drivers to enable development on selected TI ARM and DSP devices. (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
Arm ベースのプロセッサ
66AK2E05 4 個の Arm A15 コアと 1 個の C66x DSP コアと NetCP と 10GbE 搭載、高性能マルチコア DSP+Arm 66AK2H06 2 個の Arm A15 コアと 4 個の C66x DSP コア搭載、高性能マルチコア DSP+Arm 66AK2H12 4 個の Arm A15 コアと 8 個の C66x DSP コア搭載、高性能マルチコア DSP+Arm 66AK2H14 4 個の Arm A15 コアと 8 個の C66x DSP コアと 10GbE 搭載、高性能マルチコア DSP+Arm AM5K2E02 Sitara プロセッサ:デュアル Arm Cortex-A15 AM5K2E04 Sitara プロセッサ:クワッド Arm Cortex-A15
デジタル信号プロセッサ (DSP)
66AK2L06 マルチコア DSP+ARM KeyStone II システム オン チップ (SoC)
ダウンロードオプション
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-LINUX-K2HK K2H 向け Linux プロセッサ SDK

Processor SDK (Software Development Kit) is a unified software platform for TI embedded processors providing easy setup and fast out-of-the-box access to benchmarks and demos.  All releases of Processor SDK are consistent across TI’s broad portfolio, allowing developers to seamlessly (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
Arm ベースのプロセッサ
66AK2H06 2 個の Arm A15 コアと 4 個の C66x DSP コア搭載、高性能マルチコア DSP+Arm 66AK2H12 4 個の Arm A15 コアと 8 個の C66x DSP コア搭載、高性能マルチコア DSP+Arm 66AK2H14 4 個の Arm A15 コアと 8 個の C66x DSP コアと 10GbE 搭載、高性能マルチコア DSP+Arm
ダウンロードオプション
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-LINUX-RT-K2HK K2H 向け Linux-RT プロセッサ SDK

Processor SDK (Software Development Kit) is a unified software platform for TI embedded processors providing easy setup and fast out-of-the-box access to benchmarks and demos.  All releases of Processor SDK are consistent across TI’s broad portfolio, allowing developers to seamlessly (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
Arm ベースのプロセッサ
66AK2H06 2 個の Arm A15 コアと 4 個の C66x DSP コア搭載、高性能マルチコア DSP+Arm 66AK2H12 4 個の Arm A15 コアと 8 個の C66x DSP コア搭載、高性能マルチコア DSP+Arm 66AK2H14 4 個の Arm A15 コアと 8 個の C66x DSP コアと 10GbE 搭載、高性能マルチコア DSP+Arm
ダウンロードオプション
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-RTOS-K2HK K2H 向け RTOS プロセッサ SDK

Processor SDK (Software Development Kit) is a unified software platform for TI embedded processors providing easy setup and fast out-of-the-box access to benchmarks and demos.  All releases of Processor SDK are consistent across TI’s broad portfolio, allowing developers to seamlessly (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
Arm ベースのプロセッサ
66AK2H06 2 個の Arm A15 コアと 4 個の C66x DSP コア搭載、高性能マルチコア DSP+Arm 66AK2H12 4 個の Arm A15 コアと 8 個の C66x DSP コア搭載、高性能マルチコア DSP+Arm 66AK2H14 4 個の Arm A15 コアと 8 個の C66x DSP コアと 10GbE 搭載、高性能マルチコア DSP+Arm
ダウンロードオプション
ドライバまたはライブラリ

MATHLIB — DSP 演算ライブラリ、浮動小数点デバイス用

The Texas Instruments math library is an optimized floating-point math function library for C programmers using TI floating point devices. These routines are typically used in computationally intensive real-time applications where optimal execution speed is critical. By using these routines instead (...)
ドライバまたはライブラリ

SPRC264 — C64x+IMGLIB

C5000/6000 Image Processing Library (IMGLIB) is an optimized image/video processing function library for C programmers. It includes C-callable general-purpose image/video processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
ユーザー ガイド: PDF
ドライバまたはライブラリ

SPRC265 — C64x+DSPLIB

TMS320C6000 Digital Signal Processor Library (DSPLIB) is a platform-optimized DSP function library for C programmers. It includes C-callable, general-purpose signal-processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
ユーザー ガイド: PDF
IDE (統合開発環境)、コンパイラ、またはデバッガ

CCSTUDIO Code Composer Studio 統合開発環境(IDE)

Code Composer Studio is an integrated development environment (IDE) for TI's microcontrollers and processors. It comprises a suite of tools used to develop and debug embedded applications.  Code Composer Studio is available for download across Windows®, Linux® and macOS® desktops. It can also (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

こちらの設計リソースは、このカテゴリに属する製品の大半をサポートしています。

サポート状況を確認するには、製品の詳細ページをご覧ください。

開始 ダウンロードオプション
ソフトウェア・コーデック

C66XCODECS — コーデック - ビデオ、スピーチ - C66x ベース・デバイス用

TI のコーデックは無償であり、量産ライセンスが付属しているほか、今すぐダウンロードできます。いずれも量産テスト済みで、ビデオや音声の各アプリケーションに簡単に統合可能です。多くの場合、C66x プラットフォーム向けの C64x+ コーデックが提供済みであり、検証済みです。各インストーラやダウンロード・ページから、データシートとリリース・ノートが利用可能です。

下記の 「Download options」 (オプションのダウンロード) ボタンを使用して入手できるコーデックは、TI が現時点で提供している、最新のテスト済みバージョンです。さらに、一部のアプリケーション・デモで、TI (...)

シミュレーション・モデル

66AK2H14 AAW BSDL Model

SPRM608.ZIP (36 KB) - BSDL Model
シミュレーション・モデル

66AK2H14 AAW IBIS Model

SPRM619.ZIP (2189 KB) - IBIS Model
シミュレーション・モデル

66AK2H14 Power Consumption Model (Rev. A)

SPRM651A.ZIP (135 KB) - Power Model
シミュレーション・モデル

66AK2Hx FloTherm Model

SPRM603.ZIP (6 KB) - Power Model
シミュレーション・モデル

KeyStone II IBIS AMI Models

SPRM743.ZIP (265889 KB) - IBIS-AMI Model
lock = 輸出許可が必要 (1 分)
リファレンス・デザイン

TIDEP0045 — リアルタイム合成開口レーダ(SAR)アルゴリズムを TI の C6678 DSP に実装するリファレンス・デザイン

このリファレンス・デザインは、マルチコア・デジタル信号プロセッサ (DSP) である TMS320C6678 上で動作するリアルタイム合成開口レーダー (SAR) を提示します。SAR を製作する際の大きな課題の 1 つは、高解像度の画像をリアルタイムで生成することです。画像の形成には、多量の計算を必要とする信号処理手続きが関係するからです。TI は、固定小数点と浮動小数点に対応する 8 コア DSP である C6678 に SAR アルゴリズムを実装し、アプリケーション全体の性能と、1 個、2 個、4 個、8 個の各 DSP (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDEP0037 — 高効率電力スケーラブル H.265/HEVC を実装するために、TMS320C6678 プロセッサを使用した、リファレンス・デザイン

HEVC is an efficient, but processing intensive video standard, that is said to double the data compression ratio compared to H.264 / MPEG-4 at the same level of video quality. This design shows how a power efficient, soft H.265 / HEVC solution, that scales across resolutions, frame rates & (...)
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
FCBGA (AAW) 1517 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ