UCC21551-Q1
- 汎用：デュアル ローサイド、デュアル ハイサイド、またはハーフ ブリッジ ドライバ
- 下記結果で AEC-Q100 認定済み
- デバイス温度グレード 1
- デバイス HBM ESD 分類レベル 3A
- デバイス CDM ESD 分類レベル C6
- 接合部温度範囲：–40～+150℃
- 最大 4A/6A のピーク ソース / シンク出力
- 125V/ns を超える同相過渡耐性 (CMTI)
- 最大 25V の VDD 出力駆動電源
- 12V、17V の VDD UVLO オプション
- スイッチング パラメータ：
- 伝搬遅延時間 (代表値)：33ns
- 最大遅延マッチング：5ns
- 最大パルス幅歪み：6ns
- 最大 VDD 電源オン遅延：10µs
- あらゆる電源に対応する UVLO 保護
- 高速なイネーブルによる電源シーケンス
UCC21551x-Q1 は、デッド タイムをプログラムでき、広い温度範囲に対応する絶縁型デュアル チャネル ゲート ドライバ ファミリです。ソースのピーク電流は 4A、シンクのピーク電流は 6A で、パワー MOSFET、SiC、IGBT トランジスタを駆動するように設計されています。
UCC21551x-Q1 は、2 つのローサイド ドライバ、2 つのハイサイド ドライバ、または 1 つのハーフ ブリッジ ドライバとして構成可能です。入力側は、5kVRMS の絶縁バリアによって 2 つの出力ドライバと分離されており、同相過渡耐性 (CMTI) は 125V/ns 以上です。
保護機能には、抵抗によりプログラム可能なデッド タイム、両方の出力を同時にシャットダウンするディスエーブル機能、5ns 未満の入力過渡を除去するグリッチ除去フィルタが含まれます。すべての電源が UVLO 機能を備えています。
これらの高度な機能により、UCC21551x-Q1 は広範な電力アプリケーションにおいて高効率、高電力密度、および堅牢性を実現します。
技術資料
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | UCC21551x-Q1 4A、6A の車載用強化絶縁型デュアル・チャネル・ゲート・ドライバ データシート (Rev. E 翻訳版) | PDF | HTML | 英語版 (Rev.E) | PDF | HTML | 2024年 2月 7日 |
| 機能安全情報 | UCC21551x-Q1 Functional Safety FIT Rate, FMD and Pin FMA | PDF | HTML | 2023年 9月 13日 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
UCC21551CQEVM-079 — UCC21551 4A、6A、デュアルチャネル、絶縁型ゲート ドライバの評価基板
UCC21551CQEVM は、複数のテスト ポイントと複数のジャンパを実装した 2 層 PCB (プリント基板) であり、UCC21551 デバイスの機能を包括的に評価できます。この評価基板 (EVM) は、PWM 入力制御機能、オンボードの調整可能な電源、ディスクリート FET 向けの複数のソケット、ローサイド保護用の外部アクティブ クランプ、ブートストラップ機能搭載のハイサイド、負のゲート電圧への対処能力、構成可能なデッドタイム スイッチ、EN/DIS (イネーブルとディスエーブル) ジャンパ、Wolfspeed XM3 SiC ベースのハーフブリッジ パワー (...)
UCC21551-Q1 PSpice Transient Reference Design Model
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| SOIC (DWK) | 14 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。