홈 RF 및 마이크로파 광대역 트랜시버, 리시버, 트랜스미터 RF 샘플링 트랜시버
홈
RF 및 마이크로파
광대역 트랜시버, 리시버, 트랜스미터
RF 샘플링 트랜시버

AFE7444

활성

4전송, 4수신 RF 샘플링 트랜시버, 10MHz~6GHz, 최대 600MHz IBW

지금 주문
데이터시트

AFE7444

활성
데이터시트 지금 주문

제품 상세 정보

Applications General purpose Number of TXs and RXs 4 TX Number of DUCs per TX 2 Number of DDCs per RX 2 RF frequency (max) (MHz) 6000 RF frequency (min) (MHz) 10 Operating temperature range (°C) -40 to 85 Rating Catalog
Applications General purpose Number of TXs and RXs 4 TX Number of DUCs per TX 2 Number of DDCs per RX 2 RF frequency (max) (MHz) 6000 RF frequency (min) (MHz) 10 Operating temperature range (°C) -40 to 85 Rating Catalog
FCBGA (ABJ) 400 289 mm² 17 x 17 FCBGA (ALK) 400 289 mm² 17 x 17
  • Four, 14-bit, 9-GSPS DACs
    • Up to 800-MHz signal bandwidth
    • 1 DSA per channel tunes output power
  • Four, 14-Bit, 3-GSPS ADCs
    • Up to 800-MHz signal bandwidth
    • NSD: –151 dBFS/Hz
    • AC performance at fIN = 2.6 GHz, –3 dBFS
      • SNR: 55 dBFS
      • SFDR: 73 dBc HD2 and HD3
      • SFDR: 91 dBc worst spur
    • 2 DSA per channel extends dynamic range
    • RF and digital power detectors
  • RF frequency range: 10 MHz to 6 GHz
  • Fast frequency hopping < 1 µs
  • Receive digital signal path:
    • dual DDC per ADC
    • 3-phase coherent 32-bit NCOs per DDC
    • Decimation ratio: 3x to 32x
  • Transmit digital signal path:
    • Dual DUC per DAC with 32-bit NCOs
    • Interpolation ratio: 8x to 36x
    • Sin(x)/x correction and configurable delay
    • Power amplifier protection (PAP)
  • JESD204B interface:
    • 8 transceivers at up to 15 Gbps
    • Subclass 1 multichip synchronization
  • Clocks:
    • Internal PLL and VCO with bypass option
    • Clock output up to 3 GHz with clock divider
  • DAC power dissipation: 1.7 W/ch at 9 GSPS
  • ADC power dissipation: 1.8 W/ch at 3 GSPS
  • Package: 17-mm x 17-mm FC BGA, 0.8-mm pitch
  • Four, 14-bit, 9-GSPS DACs
    • Up to 800-MHz signal bandwidth
    • 1 DSA per channel tunes output power
  • Four, 14-Bit, 3-GSPS ADCs
    • Up to 800-MHz signal bandwidth
    • NSD: –151 dBFS/Hz
    • AC performance at fIN = 2.6 GHz, –3 dBFS
      • SNR: 55 dBFS
      • SFDR: 73 dBc HD2 and HD3
      • SFDR: 91 dBc worst spur
    • 2 DSA per channel extends dynamic range
    • RF and digital power detectors
  • RF frequency range: 10 MHz to 6 GHz
  • Fast frequency hopping < 1 µs
  • Receive digital signal path:
    • dual DDC per ADC
    • 3-phase coherent 32-bit NCOs per DDC
    • Decimation ratio: 3x to 32x
  • Transmit digital signal path:
    • Dual DUC per DAC with 32-bit NCOs
    • Interpolation ratio: 8x to 36x
    • Sin(x)/x correction and configurable delay
    • Power amplifier protection (PAP)
  • JESD204B interface:
    • 8 transceivers at up to 15 Gbps
    • Subclass 1 multichip synchronization
  • Clocks:
    • Internal PLL and VCO with bypass option
    • Clock output up to 3 GHz with clock divider
  • DAC power dissipation: 1.7 W/ch at 9 GSPS
  • ADC power dissipation: 1.8 W/ch at 3 GSPS
  • Package: 17-mm x 17-mm FC BGA, 0.8-mm pitch

The AFE7444 is a quad-channel, wideband, RF-sampling analog front end (AFE) based on 14-bit, 9-GSPS DACs and 14-bit, 3-GSPS ADCs. With operation at an RF of up to 6 GHz, this device enables direct RF sampling into the C-band frequency range without the need for additional frequency conversions stages. This improvement in density and flexibility enables high-channel-count, multimission systems.

The DAC signal paths support interpolation and digital up conversion options that deliver up to 800 MHz of signal bandwidth. The differential output path includes a digital step attenuator (DSA), which enables tuning of output power.

Each ADC input path includes a dual DSA and RF and Digital power detectors. Flexible decimation options provide optimization of data bandwidth.

An 8-lane (8 TX + 8 RX) subclass-1 compliant JESD204B interface operates at up to 15 Gbps. A bypassable on-chip PLL simplifies clock operation with an optional clock output.

The AFE7444 is a quad-channel, wideband, RF-sampling analog front end (AFE) based on 14-bit, 9-GSPS DACs and 14-bit, 3-GSPS ADCs. With operation at an RF of up to 6 GHz, this device enables direct RF sampling into the C-band frequency range without the need for additional frequency conversions stages. This improvement in density and flexibility enables high-channel-count, multimission systems.

The DAC signal paths support interpolation and digital up conversion options that deliver up to 800 MHz of signal bandwidth. The differential output path includes a digital step attenuator (DSA), which enables tuning of output power.

Each ADC input path includes a dual DSA and RF and Digital power detectors. Flexible decimation options provide optimization of data bandwidth.

An 8-lane (8 TX + 8 RX) subclass-1 compliant JESD204B interface operates at up to 15 Gbps. A bypassable on-chip PLL simplifies clock operation with an optional clock output.
open-in-new 기타 RF 샘플링 트랜시버 찾기
다운로드 스크립트와 함께 비디오 보기 동영상

자세한 정보

AFE7444에 대한 전체 데이터 시트 및 기타 설계 자료를 참조하십시오. 지금 요청

상업용 무선 애플리케이션의 경우 무선 인프라 RF 샘플링 AFE를 참조하십시오.

기술 문서

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
모두 보기8
유형 직함 날짜
* Data sheet AFE7444 Quad-channel, RF-sampling AFE with 14-bit, 9-GSPS DACs and 14-bit, 3-GSPS ADCs datasheet (Rev. A) PDF | HTML 2019/01/25
Application brief An Efficient PoL Power Supply Design for High-Speed Data Converters PDF | HTML 2020/09/29
Application note AFE74xx Power Dissipation Comparison Across Modes 2019/12/07
Application note Temp Profile to Maintain Optimum FIT Performance 2019/07/23
Technical article How to achieve fast frequency hopping PDF | HTML 2019/03/03
Application note AFE74xx as a single-chip wideband repeater using loopback mode PDF | HTML 2019/01/29
Application note Evaluating the frequency hopping capability of the AFE74xx PDF | HTML 2018/12/03
EVM User's guide AFE7444EVM and AFE7422EVM User's Guide 2018/10/10

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

펌웨어

TI-JESD204-IP — TI 고속 데이터 변환기에 연결된 FPGA용 JESD204 고속 설계 IP

JESD204 고속 설계 IP는 FPGA 엔지니어가 JESD204 시스템으로 작동하는 경로를 가속화할 수 있도록 설계 IP는 다운스트림 디지털 처리 및 기타 애플리케이션 로직이 JESD204 프로토콜 대부분의 성능 및 타이밍에 중요한 제약 조건으로부터 격리되는 방식으로 설계되었습니다. IP는 설계자가 펌웨어 개발 시간을 줄이고 FPGA 통합을 용이하게 해줍니다.

JESD204 고속 설계 IP는 TI 고속 데이터 컨버터와 함께 사용할 수 있도록 로열티 없이 제공됩니다. TI는 특정 FPGA 플랫폼과 TI 데이터 컨버터 JMODE 간에 (...)

요청
계산 툴

FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator

This Excel calculator provides system designers a way to simplify the design and debugging of direct RF-sampling receivers. It offers three functions: frequency planning, analog filtering, and decimation filter spur location.

In the concept phase, a frequency-planning tool enables fine tuning of (...)

지원되는 제품 및 하드웨어

지원되는 제품 및 하드웨어

제품
리시버
ADC32RF80 — 듀얼 채널 14비트 3GSPS, 듀얼 DDC/채널, RF 샘플링 광대역 리시버 및 피드백 IC ADC32RF82 — 듀얼 채널, 14비트, 2.45GSPS, RF 샘플링 텔레콤 리시버 및 피드백 IC ADC32RF83 — 듀얼 채널 14비트 3GSPS, 싱글 DDC/채널, RF 샘플링 광대역 리시버 및 피드백 IC
고속 ADC(≥10 MSPS)
ADC08DJ3200 — 8비트, 듀얼 3.2GSPS 또는 싱글 6.4GSPS, RF 샘플링 아날로그-디지털 컨버터(ADC) ADC12DJ2700 — 12비트, 듀얼 2.7GSPS 또는 싱글 5.4GSPS, RF 샘플링 아날로그-디지털 컨버터(ADC) ADC12DJ3200 — 12비트, 듀얼 3.2GSPS 또는 단일 6.4GSPS, RF 샘플링 아날로그-디지털 컨버터(ADC) ADC12DJ5200RF — 듀얼 채널 5.2GSPS 또는 싱글 채널 10.4GSPS를 사용하는 RF 샘플링 12비트 ADC ADC12J1600 — 12비트, 1.6GSPS, RF 샘플링 아날로그-디지털 컨버터(ADC) ADC12J2700 — 12비트, 2.7GSPS, RF 샘플링 아날로그-디지털 컨버터(ADC) ADC12J4000 — 12비트, 4.0GSPS, RF 샘플링 아날로그-디지털 컨버터(ADC) ADC31RF80 — 14비트, 3GSPS, RF 샘플링 광대역 리시버 및 피드백 IC ADC32RF42 — 듀얼 채널, 14비트, 1.5GSPS RF 샘플링 아날로그-디지털 컨버터(ADC) ADC32RF44 — 듀얼 채널, 14비트, 2.6GSPS RF 샘플링 아날로그-디지털 컨버터(ADC) ADC32RF45 — 듀얼 채널, 14비트, 2.6GSPS RF 샘플링 아날로그-디지털 컨버터(ADC)
RF 샘플링 트랜시버
AFE7422 — 2전송, 2수신 RF 샘플링 트랜시버, 10MHz~6GHz, 최대 1200MHz IBW AFE7444 — 4전송, 4수신 RF 샘플링 트랜시버, 10MHz~6GHz, 최대 600MHz IBW
다운로드
레퍼런스 디자인

TIDA-010132 — 레이더 및 전자전 애플리케이션을 위한 멀티 채널 RF 트랜시버 레퍼런스 설계

This reference design, an 8-channel analog front end (AFE), is demonstrated using two AFE7444 4-channel RF transceivers and a LMK04828-LMX2594 based clocking subsystem which can enable designs to scale to 16 or more channels. Each AFE channel consists of a 14-bit, 9-GSPS DAC and a 3-GSPS ADC that (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-010131 — 레이더 및 무선 5G 테스터용 멀티 채널 RF 트랜시버 클로킹 레퍼런스 설계

Analog front end for high-speed end equipments like phased-array radars, wireless communication testers, and electronic warfare require synchronized, multipletransceiver signal chains. Each transceiver signal chain includes high-speed, analog-to-digital converters (ADCs), digital-to-analog (...)
Design guide: PDF
회로도: PDF
패키지 핀 다운로드
FCBGA (ABJ) 400 옵션 보기
FCBGA (ALK) 400 옵션 보기
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상