홈 로직 및 전압 변환 플립플롭, 래치 및 레지스터 D형 플립플롭
홈
로직 및 전압 변환
플립플롭, 래치 및 레지스터
D형 플립플롭

SN74LVC2G74

활성

클리어 및 프리셋을 지원하는 단일 양극 에지 트리거 D형 플립플롭

지금 주문
데이터시트

SN74LVC2G74

활성
데이터시트 지금 주문

제품 상세 정보

Number of channels 1 Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 200 IOL (max) (mA) 32 IOH (max) (mA) -32 Supply current (max) (µA) 10 Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 125 Rating Catalog
Number of channels 1 Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 200 IOL (max) (mA) 32 IOH (max) (mA) -32 Supply current (max) (µA) 10 Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 125 Rating Catalog
DSBGA (YZP) 8 2.8125 mm² 2.25 x 1.25 SSOP (DCT) 8 11.8 mm² 2.95 x 4 VSSOP (DCU) 8 6.2 mm² 2 x 3.1
  • Available in the Texas Instruments NanoFree™ package
  • Supports 5 V VCC operation
  • Inputs accept voltages to 5.5 V
  • Maximum tpd of 5.9 ns at 3.3 V
  • Low power consumption, 10 µA maximum ICC
  • ±24 mA output drive at 3.3 V
  • Typical VOLP (output ground bounce) < 0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (output VOH undershoot) > 2 V at VCC = 3.3 V, TA = 25°C
  • Ioff supports live insertion, partial-power-down mode, and back-drive protection
  • Latch-up performance exceeds 100 mA Per JESD 78, class II
  • ESD protection exceeds JESD 22
    • 2000 V human-body model
    • 200 V machine model
    • 1000 V charged-device model
  • Available in the Texas Instruments NanoFree™ package
  • Supports 5 V VCC operation
  • Inputs accept voltages to 5.5 V
  • Maximum tpd of 5.9 ns at 3.3 V
  • Low power consumption, 10 µA maximum ICC
  • ±24 mA output drive at 3.3 V
  • Typical VOLP (output ground bounce) < 0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (output VOH undershoot) > 2 V at VCC = 3.3 V, TA = 25°C
  • Ioff supports live insertion, partial-power-down mode, and back-drive protection
  • Latch-up performance exceeds 100 mA Per JESD 78, class II
  • ESD protection exceeds JESD 22
    • 2000 V human-body model
    • 200 V machine model
    • 1000 V charged-device model

This single positive-edge-triggered D-type flip-flop is designed for 1.65 V to 5.5 V VCC operation.

NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

A low level at the preset (PRE) or clear (CLR) input sets or resets the outputs, regardless of the levels of the other inputs. When PRE and CLR are inactive (high), data at the data (D) input meeting the setup time requirements is transferred to the outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not related directly to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without affecting the levels at the outputs.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

This single positive-edge-triggered D-type flip-flop is designed for 1.65 V to 5.5 V VCC operation.

NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

A low level at the preset (PRE) or clear (CLR) input sets or resets the outputs, regardless of the levels of the other inputs. When PRE and CLR are inactive (high), data at the data (D) input meeting the setup time requirements is transferred to the outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not related directly to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without affecting the levels at the outputs.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.
open-in-new 기타 D형 플립플롭 찾기
다운로드 스크립트와 함께 비디오 보기 동영상

관심 가지실만한 유사 제품

open-in-new 대안 비교
비교 대상 장치보다 업그레이드된 기능을 지원하는 즉각적 대체품
SN74AUP1G74 활성 저전력 단일 양극 에지 트리거 D형 플립플롭 Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)

기술 문서

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
모두 보기30
유형 직함 날짜
* Data sheet SN74LVC2G74 Single Positive-Edge-Triggered D-Type Flip-Flop With Clear and Preset datasheet (Rev. Q) PDF | HTML 2021/09/14
Product overview Generate a Timed Pulse Using a Binary Counter PDF | HTML 2023/06/14
Product overview Generate an Enable Signal that can be Toggled PDF | HTML 2023/06/14
Application note Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022/12/15
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 2021/07/26
Selection guide Little Logic Guide 2018 (Rev. G) 2018/07/06
Selection guide Logic Guide (Rev. AB) 2017/06/12
Application note How to Select Little Logic (Rev. A) 2016/07/26
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015/12/02
User guide LOGIC Pocket Data Book (Rev. B) 2007/01/16
Product overview Design Summary for WCSP Little Logic (Rev. B) 2004/11/04
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004/07/08
Application note Selecting the Right Level Translation Solution (Rev. A) 2004/06/22
User guide Signal Switch Data Book (Rev. A) 2003/11/14
Application note Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003/11/06
User guide LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002/12/18
Application note Texas Instruments Little Logic Application Report 2002/11/01
Application note TI IBIS File Creation, Validation, and Distribution Processes 2002/08/29
More literature Standard Linear & Logic for PCs, Servers & Motherboards 2002/06/13
Application note 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002/05/22
Application note Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002/05/10
More literature STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002/03/27
Application note Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997/12/01
Application note Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997/08/01
Application note CMOS Power Consumption and CPD Calculation (Rev. B) 1997/06/01
Application note LVC Characterization Information 1996/12/01
Application note Input and Output Characteristics of Digital Integrated Circuits 1996/10/01
Application note Live Insertion 1996/10/01
Design guide Low-Voltage Logic (LVC) Designer's Guide 1996/09/01
Application note Understanding Advanced Bus-Interface Products Design Guide 1996/05/01

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

5-8-LOGIC-EVM — 5핀~8핀 DCK, DCT, DCU, DRL 및 DBV 패키지용 일반 논리 평가 모듈

5~8핀 수의 DCK, DCT, DCU, DRL 또는 DBV 패키지가 있는 모든 디바이스를 지원하도록 설계된 유연한 EVM.
사용 설명서: PDF
TI.com에서 구매할 수 없습니다
시뮬레이션 모델

HSPICE MODEL OF SN74LVC2G74

SCEJ238.ZIP (91 KB) - HSpice Model
다운로드
시뮬레이션 모델

SN74LVC2G74 IBIS Model

SCEM282.ZIP (51 KB) - IBIS Model
다운로드
레퍼런스 디자인

TIDA-010237 — AC 및 DC 전류 결함 감지 레퍼런스 설계

이 레퍼런스 설계는 mA 레벨 AC 및 DC 접지 결함 전류를 감지합니다. 자동 진동 회로는 자기 코어를 포화 상태 안팎으로 구동하는 DRV8220 H 브리지를 사용하여 구현됩니다. 또한 결함 전류 신호 및 레벨을 식별하기 위해 능동 필터 회로가 구현됩니다.
Design guide: PDF
레퍼런스 디자인

TIDM-SOLAR-DCDC — MPPT(Maximum Power Point Tracking)가 지원되는 C2000™ 태양광 DC/DC 컨버터

This design is a digitally-controlled, solar DC/DC converter with maximum power point tracking (MPPT), for use in central or string solar inverters. It is a companion to TIDM-SOLAR-ONEPHINV, a grid-tied, single phase, DC/AC inverter. Together, TIDM-SOLAR-DCDC and TIDM-SOLAR-ONEPHINV comprise (...)
회로도: PDF
레퍼런스 디자인

TIDM-02000 — C2000™ 실시간 MCU를 사용하는 피크 전류 모드 제어 위상 전환 풀 브리지 레퍼런스 설계

This design implements a digitally peak current mode controlled (PCMC) phase shifted full bridge (PSFB) DC-DC converter which converts a 400-V DC input to a regulated 12-V DC output. Novel PCMC waveform generation based on type-4 PWM and internal slope compensation, and simple PCMC implementation (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-010032 — 이더넷, 6LoWPAN RF 메시 등을 지원하는 범용 데이터 집신기 레퍼런스 설계

IPv6 기반 그리드 통신은 스마트 계량기 및 그리드 자동화와 같은 산업용 시장 및 애플리케이션에서 표준으로 사용되고 있습니다. 범용 데이터 집신기 설계는 이더넷 백본 통신, 6LoWPAN RF 메시 네트워킹, RS-485 등과 통합된 완전한 IPv6 기반 네트워크 솔루션을 제공합니다. 6LoWPAN 메시 네트워킹은 표준 기반 상호 운용성, 신뢰성, 보안 및 장거리 연결과 같은 주요 문제를 해결합니다. 이 설계를 통해 이더넷 백본 통신을 통해 액세스할 수 있는 웹 서버를 통해 최종 장치를 원격으로 제어 및 모니터링할 수 (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDM-BIDIR-400-12 — 양방향 400V/12V DC/DC 컨버터 레퍼런스 디자인

The Bidirectional 400V-12V DC/DC Converter Reference Design is a microcontroller-based implementation of an isolated bi-directional DC-DC converter.  A phase shifted full-bridge (PSFB) with synchronous rectification controls power flow from a 400V bus/battery to the 12V battery in step-down (...)
Design guide: PDF
회로도: PDF
패키지 핀 다운로드
DSBGA (YZP) 8 옵션 보기
SSOP (DCT) 8 옵션 보기
VSSOP (DCU) 8 옵션 보기
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상