JAJSWJ2 May   2025 ADS9127 , ADS9128 , ADS9129

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性
    6. 5.6  タイミング要件
    7. 5.7  スイッチング特性
    8. 5.8  タイミング図
    9. 5.9  代表的特性：すべてのデバイス
    10. 5.10 代表的特性：ADS9129
    11. 5.11 代表的特性：ADS9128
    12. 5.12 代表的特性：ADS9127
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 アナログ入力
      2. 6.3.2 アナログ入力帯域幅
      3. 6.3.3 ADC の伝達関数
      4. 6.3.4 基準電圧
      5. 6.3.5 温度センサ
      6. 6.3.6 データの平均化
      7. 6.3.7 デジタル ダウン コンバータ
      8. 6.3.8 データ インターフェイス
        1. 6.3.8.1 データ フレーム幅
        2. 6.3.8.2 複数の ADC の同期
        3. 6.3.8.3 データ インターフェイスのテスト パターン
          1. 6.3.8.3.1 固定パターン
          2. 6.3.8.3.2 交互テスト パターン
          3. 6.3.8.3.3 デジタル ランプ
      9. 6.3.9 ADC サンプリング クロック入力
    4. 6.4 デバイスの機能モード
      1. 6.4.1 リセット
      2. 6.4.2 パワーダウン オプション
      3. 6.4.3 通常動作
      4. 6.4.4 初期化シーケンス
    5. 6.5 プログラミング
      1. 6.5.1 レジスタ書き込み
      2. 6.5.2 レジスタ読み出し
      3. 6.5.3 複数のデバイス：SPI 構成のデイジーチェーン トポロジ
        1. 6.5.3.1 デイジーチェーンでのレジスタ書き込み
        2. 6.5.3.2 デイジーチェーンでのレジスタ読み出し
  8. 7 レジスタ マップ
    1. 7.1 レジスタ バンク 0
    2. 7.2 レジスタ バンク 1
    3. 7.3 レジスタ バンク 2
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 ≤20kHz の入力信号帯域幅のデータ アクイジション (DAQ) 回路
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 ≤100kHz の入力信号帯域幅のデータ アクイジション (DAQ) 回路
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 アプリケーション曲線
      3. 8.2.3 ≤1MHz の入力信号帯域幅のデータ アクイジション (DAQ) 回路
        1. 8.2.3.1 設計要件
        2. 8.2.3.2 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 メカニカル データ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3 レジスタ バンク 2

図 7-53 レジスタ バンク 2 マップ
追加 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
1Ch 予約済み CLK6 予約済み
表 7-3 レジスタ セクション / ブロック アクセス タイプ コード
アクセス タイプ 表記 説明
R R 読み出し
W W 書き込み
R/W R/W 読み出しまたは書き込み
リセットまたはデフォルト値
-n リセット後の値またはデフォルト値

7.3.1 レジスタ 1Ch (オフセット = 1Ch) [リセット = 0h]

図 7-54 レジスタ 1Ch
15 14 13 12 11 10 9 8
予約済み
R/W-0h
7 6 5 4 3 2 1 0
CLK6 予約済み
R/W-0h R/W-0h
図 7-55 レジスタ 1Ch のフィールドの説明
ビット フィールド タイプ リセット 説明
15-8 予約済み R/W 0h 予約済み。デフォルトのリセット値から変更しないでください。
7-6 CLK6 R/W 0h ADS9127 のクロック構成。詳細については、データ インターフェイス セクションを参照してください。ADS9129 および ADS9128 には適用されません。
0：24 ビットの 2 レーン モード
3：その他のすべてのモード
5-0 予約済み R/W 0h 予約済み。デフォルトのリセット値から変更しないでください。