JAJSWJ2 May   2025 ADS9127 , ADS9128 , ADS9129

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性
    6. 5.6  タイミング要件
    7. 5.7  スイッチング特性
    8. 5.8  タイミング図
    9. 5.9  代表的特性：すべてのデバイス
    10. 5.10 代表的特性：ADS9129
    11. 5.11 代表的特性：ADS9128
    12. 5.12 代表的特性：ADS9127
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 アナログ入力
      2. 6.3.2 アナログ入力帯域幅
      3. 6.3.3 ADC の伝達関数
      4. 6.3.4 基準電圧
      5. 6.3.5 温度センサ
      6. 6.3.6 データの平均化
      7. 6.3.7 デジタル ダウン コンバータ
      8. 6.3.8 データ インターフェイス
        1. 6.3.8.1 データ フレーム幅
        2. 6.3.8.2 複数の ADC の同期
        3. 6.3.8.3 データ インターフェイスのテスト パターン
          1. 6.3.8.3.1 固定パターン
          2. 6.3.8.3.2 交互テスト パターン
          3. 6.3.8.3.3 デジタル ランプ
      9. 6.3.9 ADC サンプリング クロック入力
    4. 6.4 デバイスの機能モード
      1. 6.4.1 リセット
      2. 6.4.2 パワーダウン オプション
      3. 6.4.3 通常動作
      4. 6.4.4 初期化シーケンス
    5. 6.5 プログラミング
      1. 6.5.1 レジスタ書き込み
      2. 6.5.2 レジスタ読み出し
      3. 6.5.3 複数のデバイス：SPI 構成のデイジーチェーン トポロジ
        1. 6.5.3.1 デイジーチェーンでのレジスタ書き込み
        2. 6.5.3.2 デイジーチェーンでのレジスタ読み出し
  8. 7 レジスタ マップ
    1. 7.1 レジスタ バンク 0
    2. 7.2 レジスタ バンク 1
    3. 7.3 レジスタ バンク 2
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 ≤20kHz の入力信号帯域幅のデータ アクイジション (DAQ) 回路
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 ≤100kHz の入力信号帯域幅のデータ アクイジション (DAQ) 回路
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 アプリケーション曲線
      3. 8.2.3 ≤1MHz の入力信号帯域幅のデータ アクイジション (DAQ) 回路
        1. 8.2.3.1 設計要件
        2. 8.2.3.2 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 メカニカル データ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.3.3 ADC の伝達関数

ADS912x は、±3.2V の差動入力範囲をサポートします。16 ビット の変換データは、ストレート バイナリまたはバイナリ 2 の補数形式で出力されます。表 6-1 に示されているように、出力コードの形式はすべてのアナログ チャネルで同じです。レジスタ アドレス 0x0D の DATA_FORMAT フィールドを使用して、出力コードのフォーマットを構成します。ADC の最下位ビット (LSB) は、1LSB = 6.4V / 216 で提供されます。

表 6-1 伝達特性
入力電圧説明2 の補数形式の ADC 出力ストレート バイナリ形式の ADC 出力
≤ –3.2V + 1LSB負のフルスケール コード0x80000x0000
0V + 1LSBミッドコード0x00000x7FFF
≥ 3.2V – 1LSB正のフルスケール コード0x7FFF0xFFFF