JAJSQE2A May 2023 – May 2025 AFE7951
PRODUCTION DATA
TA = +25℃での代表値、公称電源。デフォルト条件:TX 入力データ レート = 491.52MSPS、fDAC = 11796.48MSPS (24x 補間)、インターリーブ モード、1 次ナイキスト ゾーン出力、fREF = 491.52MHz による PLL クロック モード、AOUT = -1dBFS、DSA = 0dB、Sin(x)/x イネーブル、DSA 較正済み、TX クロック ディザ イネーブル

| PCB とケーブルの損失を含む。Aout = -0.5d BFS、DSA = 0、2.6GHz 整合あり。 | ||

| fDAC = 8847.36MSPS、ストレート モード、2.6GHz で整合 | ||
| 微分ゲイン誤差 = POUT(DSA 設定 - 1) - POUT(DSA 設定) + 1 |

| fDAC = 8847.36MSPS、ストレート モード、2.6GHz で整合 | ||
| 積分ゲイン誤差 = POUT(DSA 設定) - POUT(DSA 設定 = 0) + (DSA 設定) |

| fDAC = 8847.36MSPS、ストレート モード、2.6GHz で整合、全 DSA 設定にわたって 25℃での誤差が中央値であるチャネル | ||
| 微分ゲイン誤差 = POUT(DSA 設定 - 1) - POUT(DSA 設定) + 1 |

| fDAC = 8847.36MSPS、ストレート モード、2.6GHz で整合、全 DSA 設定にわたって 25℃での誤差が中央値であるチャネル | ||
| 積分ゲイン誤差 = POUT(DSA 設定) - POUT(DSA 設定 = 0) + (DSA 設定) |

| fDAC = 8847.36MSPS、ストレート モード、2.6GHz で整合 | ||
| 微分位相誤差 = PhaseOUT(DSA 設定 - 1) - PhaseOUT(DSA 設定) | ||

| fDAC = 8847.36MSPS、ストレート モード、2.6GHz で整合 | ||
| 積分位相誤差 = Phase(DSA 設定) - Phase(DSA 設定 = 0) |

| fDAC = 8847.36MSPS、ストレート モード、2.6GHz で整合、全 DSA 設定にわたって 25℃での誤差が中央値であるチャネル | ||
| 微分位相誤差 = PhaseOUT(DSA 設定 - 1) - PhaseOUT(DSA 設定) |

| fDAC = 8847.36MSPS、ストレート モード、2.6GHz で整合、全 DSA 設定にわたって 25℃での誤差が中位の大きさのチャネル | ||
| 積分位相誤差 = Phase(DSA 設定) - Phase(DSA 設定 = 0) |

| fDAC = 8847.36MSPS、ストレート モード、2.6GHz で整合、POUT = -13dBFS |

| fDAC = 8847.36MSPS、ストレート モード、fCENTER = 2.6GHz、2.6GHz で整合、各トーン -13dBFS |

| fDAC = 8847.36MSPS、ストレート モード、fCENTER = 2.6GHz、fSPACING = 20MHz、2.6GHz で整合 |

| 2.6GHz で整合、シングル トーン、fDAC = 11.79648GSPS、インターリーブ モード、40MHz オフセット |

| 2.6GHz で整合、シングル キャリア 20MHz BW TM1.1 LTE |

| 2.6GHz で整合、シングル キャリア 20MHz BW TM1.1 LTE |

| 2.6GHz で整合、シングル キャリア 20MHz BW TM1.1 LTE |

| 2.6GHz で整合、シングル キャリア 100MHz BW TM1.1 NR |

| 2.6GHz で整合、fDAC = 11.79648GSPS、インターリーブ モード、高調波周波数での出力電力で正規化 |

| fDAC = 8847.36MSPS、ストレート モード、2.6GHz 整合あり、PCB とケーブルの損失を含む。ILn = fS/n ± fOUT (デジタル クロックとのミキシングに起因)。 |

| fDAC = 8847.36MSPS、ストレート モード、2.6GHz 整合あり、PCB とケーブルの損失を含む。ILn = fS/n ± fOUT (デジタル クロックとのミキシングに起因)。 |

| fDAC = 8847.36MSPS、AOUT = -0.5dBFS、2.6GHz に整合 | ||

| fDAC = 8847.36MSPS、ストレート モード、2.6GHz で整合 | ||
| 微分ゲイン誤差 = POUT(DSA 設定 - 1) - POUT(DSA 設定) + 1 |

| fDAC = 8847.36MSPS、ストレート モード、2.6GHz で整合 | ||
| 積分ゲイン誤差 = POUT(DSA 設定) - POUT(DSA 設定 = 0) + (DSA 設定) | ||

| fDAC = 8847.36MSPS、ストレート モード、2.6GHz で整合、全 DSA 設定にわたって 25℃での誤差が中央値であるチャネル | ||
| 微分ゲイン誤差 = POUT(DSA 設定 - 1) - POUT(DSA 設定) + 1 |

| fDAC = 8847.36MSPS、ストレート モード、2.6GHz で整合、全 DSA 設定にわたって 25℃での誤差が中央値であるチャネル | ||
| 積分ゲイン誤差 = POUT(DSA 設定) - POUT(DSA 設定 = 0) + (DSA 設定) |

| fDAC = 8847.36MSPS、ストレート モード、2.6GHz で整合 | ||
| 微分位相誤差 = PhaseOUT(DSA 設定 - 1) - PhaseOUT(DSA 設定) | ||
| 位相 DNL スパイクは、すべての DSA 設定で発生する可能性があります。 |

| fDAC = 8847.36MSPS、ストレート モード、2.6GHz で整合 | ||
| 積分位相誤差 = Phase(DSA 設定) - Phase(DSA 設定 = 0) | ||

| fDAC = 8847.36MSPS、ストレート モード、2.6GHz で整合、全 DSA 設定にわたって 25℃での誤差が中央値であるチャネル | ||
| 微分位相誤差 = PhaseOUT(DSA 設定 - 1) - PhaseOUT(DSA 設定) |

| fDAC = 8847.36MSPS、ストレート モード、2.6GHz で整合、全 DSA 設定にわたって 25℃での誤差が中央値であるチャネル | ||
| 積分位相誤差 = Phase(DSA 設定) - Phase(DSA 設定 = 0) |

| fDAC = 8847.36MSPS、ストレート モード、fCENTER = 2.6GHz、2.6GHz で整合、各トーン -13dBFS |

| fDAC = 8847.36MSPS、ストレート モード、fCENTER = 2.6GHz、2.6GHz で整合、各トーン -13dBFS、ワースト チャネル |

| fDAC = 8847.36MSPS、ストレート モード、fCENTER = 2.6GHz、2.6GHz で整合、各トーン -13dBFS |

| TM1.1、POUT_RMS = -13dBFS |

| 2.6GHz で整合、シングル キャリア 20MHz BW TM1.1 LTE |

| 2.6GHz で整合、シングル キャリア 20MHz BW TM1.1 LTE |

| 2.6GHz で整合、シングル キャリア 20MHz BW TM1.1 LTE |

| 2.6GHz で整合、シングル キャリア 100MHz BW TM1.1 NR | ||

| 2.6GHz で整合、fDAC = 11.79648GSPS、インターリーブ モード、高調波周波数での出力電力で正規化 |

| fDAC = 8847.36MSPS、ストレート モード、2.6GHz 整合あり、PCB とケーブルの損失を含む。ILn = fS/n ± fOUT (デジタル クロックとのミキシングに起因)。 |

| fDAC = 11796.48MSPS、インターリーブ モード、2.6GHz 整合あり。トーンから 40MHz オフセット。出力電力 = -13 dBFS。すべての電源電圧に最小値、代表値、最大値がある。 |