JAJSNM9D February   1998  – October 2025 CD54HC273 , CD54HCT273 , CD74HC273 , CD74HCT273

PRODUCTION DATA  

  1.   1
  2. 特長
  3.   3
  4. アプリケーション
  5. 説明
  6. ピン構成および機能
  7. 仕様
    1. 5.1 絶対最大定格
    2. 5.2 推奨動作条件
    3. 5.3 熱に関する情報
    4. 5.4 電気的特性
    5. 5.5 タイミング要件
    6. 5.6 スイッチング特性
    7. 5.7 代表的特性
  8. パラメータ測定情報
  9.   16
  10. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 平衡化された CMOS プッシュプル出力
      2. 7.3.2 標準 CMOS 入力
      3. 7.3.3 TTL 互換 CMOS 入力
      4. 7.3.4 クランプ ダイオード構造
    4. 7.4 デバイスの機能モード
  11. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
        1. 8.2.1.1 電源に関する考慮事項
        2. 8.2.1.2 入力に関する考慮事項
        3. 8.2.1.3 出力に関する考慮事項
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  12. デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  13. 10改訂履歴
  14. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • J|20
サーマルパッド・メカニカル・データ
発注情報

ピン構成および機能

CD54HC273 CD74HC273 CD54HCT273 CD74HCT273 DW または N パッケージ 20 ピン CDIP PDIP または SOIC 上面図DW または N パッケージ
20 ピン CDIP PDIP または SOIC
上面図
ピンの機能
ピン タイプ(1) 説明
名称 番号
1D 3 I チャネル 1 の入力
1Q 2 O チャネル 1 の出力
2D 4 I チャネル 2 の入力
2Q 5 O チャネル 2 の出力
3D 7 I チャネル 3 の入力
3Q 6 O チャネル 3 の出力
4D 8 I チャネル 4 の入力
4Q 9 O チャネル 4 の出力
5D 13 I チャネル 5 の入力
5Q 12 O チャネル 5 の出力
6D 14 I チャネル 6 の入力
6Q 15 O チャネル 6 の出力
7D 17 I チャネル 7 の入力
7Q 16 O チャネル 7 の出力
8D 18 I チャネル 8 の入力
8Q 19 O チャネル 8 の出力
CLK 11 I 全チャネルのクロック、立ち上がりエッジが トリガーされる
CLR 1 I 全チャネルのクリア、アクティブ Low
GND 10 G グランド
VCC 20 P 正電源
I = 入力、O = 出力、G = グランド、P = 電源